【導讀】在系統定義和規劃時(shí)，虛擬原型可以用來(lái)分析架構設計決策可能產(chǎn)生的影響，將系統的功能性和非功能性要求轉化為系統的物理硬件屬性，包括裸片的目標工藝、面積大小以及不同組成芯片的組裝要求等。根據不同的解決方案，選擇不同的chiplets和堆疊架構，進(jìn)行早期的分析驅動(dòng)的架構探索和優(yōu)化迭代，包括電氣可靠性、散熱、良率分析、應力分析等等。從而可以基于目標系統的指標定義，確定系統的瓶頸所在——性能、功耗、存儲容量/帶寬、面積/體積、成本以及上市時(shí)間等，逐步建立和完善各類(lèi)分析模型，使得整個(gè)系統最終定型。
前言
Chiplet多芯片系統將多個(gè)裸芯片集成在單個(gè)封裝中，這對于系統架構的設計來(lái)說(shuō)增加了新的維度和復雜性，多芯片系統的設計貫穿著(zhù)系統級協(xié)同設計分析方法。
在系統定義和規劃時(shí)，虛擬原型可以用來(lái)分析架構設計決策可能產(chǎn)生的影響，將系統的功能性和非功能性要求轉化為系統的物理硬件屬性，包括裸片的目標工藝、面積大小以及不同組成芯片的組裝要求等。根據不同的解決方案，選擇不同的chiplets和堆疊架構，進(jìn)行早期的分析驅動(dòng)的架構探索和優(yōu)化迭代，包括電氣可靠性、散熱、良率分析、應力分析等等。從而可以基于目標系統的指標定義，確定系統的瓶頸所在——性能、功耗、存儲容量/帶寬、面積/體積、成本以及上市時(shí)間等，逐步建立和完善各類(lèi)分析模型，使得整個(gè)系統最終定型。
芯和半導體的3DIC Compiler（以下簡(jiǎn)稱(chēng)“3DICC”）設計平臺，全面支持chiplet多芯片系統2.5D/3D集成設計和仿真。本文介紹如何在3DICC設計平臺實(shí)現基于虛擬原型實(shí)現多芯片架構探索。整個(gè)流程包含chiplets虛擬原型和頂層創(chuàng )建、布局堆疊規劃、Bump/TSV設計規劃、PG網(wǎng)絡(luò )規劃和系統早期EMIR&Thermal分析等。
案例介紹
圖1：多芯片系統3D架構探索、布局、分析和迭代
1. Chiplets虛擬原型和頂層創(chuàng )建
創(chuàng )建chiplets虛擬原型，包含長(cháng)寬尺寸和信號接口規劃。
圖 2 ：虛擬芯片原型創(chuàng )建
創(chuàng )建虛擬頂層網(wǎng)表，建立芯片間互連關(guān)系，包含多芯片系統的所有實(shí)例和互連，但不會(huì )產(chǎn)生用于生產(chǎn)制造的實(shí)際GDS。
圖3：虛擬頂層網(wǎng)表創(chuàng )建
2. 布局堆疊規劃
Chiplet多芯片系統架構和布局規劃有諸多因素需要考量，如chiplets和IP選擇、接口協(xié)議和類(lèi)型、裸片是并排放置還是垂直堆疊等等，選擇的確定取決于目標應用在功耗、性能、功能、成本和散熱等方面的要求。
3DICC對于系統的架構布局支持多種芯片堆疊方式，如face-to-face、face-to-back等，在布局探索過(guò)程中，這些都可以從2D和3D的視圖進(jìn)行交互式設計，快捷直觀(guān)。
圖4：堆疊布局探索
3.Bump/TSV設計規劃
在chiplets的架構探索和設計階段，需要完成系統級Floorplan和各個(gè)層次的bump planning。
對于ubump、TSV、C4 bump的設計，3DICC支持多種規劃方式，包括CSV、Excel表格以及圖形界面陣列設計等，可以根據實(shí)際的設計條件和需求，選擇適合的方式進(jìn)行。例如：
Die1：已有Excel表格類(lèi)型IO信息，導入文件自動(dòng)創(chuàng )建。
圖 5：導入excel格式的bump map
Die2：已有CSV格式IO信息，導入文件自動(dòng)創(chuàng )建。
圖6：FanOut設計頂層創(chuàng )建
Die3：只有IO信號列表，可以設定區域和pattern創(chuàng )建，也可以由工具基于信號接口關(guān)系自動(dòng)分布創(chuàng )建。
圖7：設定區域和pattern創(chuàng )建bump陣列
圖8：工具自動(dòng)分布創(chuàng )建bump陣列
4.PG網(wǎng)絡(luò )規劃和系統早期EMIR&Thermal分析
3DICC可以快速建立不同類(lèi)型和pattern的PG網(wǎng)絡(luò )，用于支持原型階段的EMIR和Thermal建模分析。這些結果為PG網(wǎng)絡(luò )、bump/TSV陣列、芯片熱功耗、芯片堆疊方式等設計選擇確定提供了必要的數據支持，推進(jìn)架構探索設計迭代優(yōu)化。
圖9：PG網(wǎng)絡(luò )實(shí)現
圖10：EMIR&Thermal分析示例
總結
與單片系統相比，chiplet多芯片系統在架構定義階段，必須通過(guò)功能架構、物理架構的協(xié)同假設和優(yōu)化，從整個(gè)系統的角度進(jìn)行設計和驗證，問(wèn)題越早發(fā)現，就越有可能做出有影響力的改變來(lái)優(yōu)化整個(gè)系統。通常來(lái)說(shuō)，有價(jià)值的設計數據通常要到設計流程的后期才能獲得，而借助虛擬原型技術(shù)，開(kāi)發(fā)者可以更好地掌控功耗和性能，同時(shí)仍可以在設計過(guò)程中做出修正和優(yōu)化，從而規劃出系統的理想藍圖。
3DIC Compiler提供的基于虛擬原型實(shí)現多芯片架構探索，對于多芯片系統的可行性、可優(yōu)化性和可實(shí)現性等方面提供了有效且高效的功能支持。
(文章來(lái)源：芯和半導體)
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
通過(guò)碳化硅 TOLL 封裝開(kāi)拓人工智能計算的前沿
CAEE2024丨中國（合肥）國際家電制造供應鏈展覽會(huì )
CAEE2024丨中國（廣東）國際家電制造供應鏈展覽會(huì )
利用IO-Link實(shí)現小型高能效工業(yè)現場(chǎng)傳感器
