-
解析DDR設計中容性負載補償的作用
關(guān)于容性負載的介紹，高速先生之前有寫(xiě)過(guò)一遍文章《DDR3系列之容性負載補償，你聽(tīng)都沒(méi)聽(tīng)過(guò)？》，今天我們進(jìn)一步研究一下。先來(lái)了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線(xiàn)，第一段和第二段之間增加一個(gè)電容模擬容性負載，第二段和第三段之間增加一個(gè)電感模擬感性負載，鏈路末端是一個(gè)1KΩ的電阻相當于開(kāi)路。利用TDR仿真工具看整個(gè)鏈路的阻抗情況。
2023-05-19
-
Xilinx FPGA DDR3設計（一）DDR3基礎掃盲
DDR3 SDRAM 全稱(chēng)double-data-rate 3 synchronous dynamic RAM，即第三代雙倍速率同步動(dòng)態(tài)隨機存儲器。雙倍速率（double-data-rate），是指時(shí)鐘的上升沿和下降沿都發(fā)生數據傳輸；同步，是指DDR3數據的讀取寫(xiě)入是按時(shí)鐘同步的；動(dòng)態(tài)，是指DDR3中的數據掉電無(wú)法保存，且需要周期性的刷新，才能保持數據；隨機，是指可以隨機操作任一地址的數據。
2022-05-12
-
【示波器旅行指南 | 工程師如何開(kāi)啟一場(chǎng)說(shuō)走就走的旅行？】之二：愜意“乘機”不動(dòng)怒
以太網(wǎng)的智能識別身份信息，快速通過(guò)安檢；借助USB2.0快速通道及時(shí)到達候機口，買(mǎi)杯咖啡，剛好等登機；DDR3航班能夠將路程時(shí)間縮短三分之一，更快到達目的地；航行中實(shí)時(shí)探測到微小氣流顛簸，借助電子設備及時(shí)調整飛行姿勢，小泰完全不受影響；帶上新買(mǎi)的降噪耳機欣賞音樂(lè )，享受安全舒適的旅行...
2021-04-21
-
方案分享：如何解決汽車(chē)虛擬儀表盤(pán)設計
本虛擬儀表方案采用高性能的i.MX6DL（Cortex-A9） 雙核CPU，搭配汽車(chē)級DDR3內存及eMMC存儲器，支持嵌入式Linux操作系統，支持2D、3D硬件圖形加速引擎，支持上電快速啟動(dòng)，是液晶化儀表板的汽車(chē)級解決方案。
2016-12-26
-
DDR1、DDR2、DDR3、DDR4、SDAM內存各有千秋，哪里不同？
在嵌入式系統中有各種不同種類(lèi)的內存，它們在系統中發(fā)揮著(zhù)不可或缺的作用。但是不同種類(lèi)的內存發(fā)揮的作用也不同。本文主要講述的是DDR4,DDR3,DDR2,DDR1及SDRAM等內存之間的相同點(diǎn)和不同點(diǎn)，及其在嵌入式系統中發(fā)揮的作用。
2015-09-02
-
PCB專(zhuān)家專(zhuān)場(chǎng)——DDX系列之derating
時(shí)序一直都是相對復雜的，而DDR2和DDR3時(shí)序設計時(shí)還有個(gè)叫derating的東西，暈！什么是derating呢？簡(jiǎn)而言之就是對建立保持時(shí)間基準值的修正。
2015-07-21
-
大家來(lái)找茬——任性的DDR2設計（上）
前面有講到設計人員因為沒(méi)有留意到DDR3主控沒(méi)有讀寫(xiě)平衡功能，就按照常規的布線(xiàn)要求來(lái)走線(xiàn)，導致數據和時(shí)鐘信號長(cháng)度差異較大，最終使得DDR3系統運行不到額定頻率?？磥?lái)沒(méi)有讀寫(xiě)平衡的DDR3，直接按照DDR2的設計規則來(lái)做還是比較靠譜的，那么DDR2的設計到底有哪些規則呢？我想大家肯定會(huì )比較感興趣吧。
2015-07-03
-
高速先生：案例分享之DDR3不能運行到額定頻率
高速先生前面零零散散的寫(xiě)了一些DDR3系列的文章，雖然有小部分的案例說(shuō)到了問(wèn)題點(diǎn)，但那只是為了引出主題而寫(xiě)，而且只是點(diǎn)到為止，既然是案例，就要把問(wèn)題的來(lái)龍去脈描述清楚，這個(gè)案例的問(wèn)題是這樣的：
2015-07-02
-
專(zhuān)家分享：DDR3多端口讀寫(xiě)存儲系統用FPGA如何設計？
由于FPGA具有強大邏輯資源、豐富IP核等優(yōu)點(diǎn)，基于FPGA的嵌入式系統架構是機載視頻圖形顯示系統理想的架構選擇。本文以Kintex-7系列XC7K410T FPGA芯片和兩片MT41J128M16 DDR3 SDRAM芯片為硬件平臺，設計并實(shí)現了基于FPGA的視頻圖形顯示系統的DDR3多端口存儲管理。
2015-03-16
-
DDR3系列之容性負載補償，你聽(tīng)都沒(méi)聽(tīng)過(guò)？
容性負載？是負載呈容性，還是帶容性的負載？呵呵，這不一個(gè)意思嘛，中國的語(yǔ)言，難怪老外覺(jué)得很難搞懂，自己人都被繞暈了。負載怎么會(huì )呈容性呢？在多負載的情況下負載怎么會(huì )呈容性呢？
2015-02-17
-
就是這么任性的DDR3設計，看專(zhuān)家怎么降服？
DDR3主控為國外知名公司的芯片，按說(shuō)該芯片的常規設計對于我們的設計人員來(lái)說(shuō)應該沒(méi)有太大的問(wèn)題，但是，這個(gè)設計的硬件工程師出于后期調試和EMI的考慮在所有的數據信號線(xiàn)上加了串阻，這就使得原本就很緊張的布線(xiàn)空間捉襟見(jiàn)肘了，為此我們的設計人員叫苦不迭，這么緊張的空間怎么去繞等長(cháng)呢？
2015-01-15
-
最新BGA內插器結合速度最快的邏輯分析儀進(jìn)行DDR4探測
安捷倫日前宣布推出兩款內插器解決方案，可結合邏輯分析儀用于測試 DDR4 和 DDR3 DRAM 設計。這兩款內插器解決方案均能快速且精確地捕獲地址、命令和數據信號，以進(jìn)行設計調試和驗證測量。
2014-05-19
- 挑戰極限溫度：高溫IC設計的環(huán)境溫度與結溫攻防戰
- 聚焦成渝雙城經(jīng)濟圈：西部電博會(huì )測試測量專(zhuān)區引領(lǐng)產(chǎn)業(yè)升級
- 專(zhuān)為STM32WL33而生：意法半導體集成芯片破解遠距離無(wú)線(xiàn)通信難題
- 隔離式精密信號鏈定義、原理與應用全景解析
- 隔離式精密信號鏈的功耗優(yōu)化：從器件選型到系統級策略
- GaN如何攻克精密信號鏈隔離難題？五大性能優(yōu)勢與典型場(chǎng)景全揭秘
- 模擬芯片原理、應用場(chǎng)景及行業(yè)現狀全面解析
- 高功率鍍膜新突破！瑞典Ionautics HiPSTER 25電源首次運行
- 安森美SiC Cascode技術(shù)：共源共柵結構深度解析
- 晶振如何起振：深入解析石英晶體的壓電效應
- 精度?帶寬?抗噪！三大維度解鎖電壓放大器場(chǎng)景適配密碼
- 低排放革命！貿澤EIT系列聚焦可持續技術(shù)突破
- 車(chē)規與基于V2X的車(chē)輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數字隔離助力新能源汽車(chē)安全隔離的新挑戰
- 汽車(chē)模塊拋負載的解決方案
- 車(chē)用連接器的安全創(chuàng )新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
