【導讀】關(guān)于容性負載的介紹，高速先生之前有寫(xiě)過(guò)一遍文章《DDR3系列之容性負載補償，你聽(tīng)都沒(méi)聽(tīng)過(guò)？》，今天我們進(jìn)一步研究一下。先來(lái)了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線(xiàn)，第一段和第二段之間增加一個(gè)電容模擬容性負載，第二段和第三段之間增加一個(gè)電感模擬感性負載，鏈路末端是一個(gè)1KΩ的電阻相當于開(kāi)路。利用TDR仿真工具看整個(gè)鏈路的阻抗情況。
關(guān)于容性負載的介紹，高速先生之前有寫(xiě)過(guò)一遍文章《DDR3系列之容性負載補償，你聽(tīng)都沒(méi)聽(tīng)過(guò)？》，今天我們進(jìn)一步研究一下。先來(lái)了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線(xiàn)，第一段和第二段之間增加一個(gè)電容模擬容性負載，第二段和第三段之間增加一個(gè)電感模擬感性負載，鏈路末端是一個(gè)1KΩ的電阻相當于開(kāi)路。利用TDR仿真工具看整個(gè)鏈路的阻抗情況。
這里先簡(jiǎn)單介紹一下阻抗曲線(xiàn)結果如何看。坐標橫軸表示時(shí)間，對應傳輸線(xiàn)從一端看過(guò)去不同傳輸時(shí)刻的位置點(diǎn)，坐標縱軸表示阻抗值。從下面阻抗曲線(xiàn)來(lái)看。鏈路在傳輸1ns時(shí)阻抗發(fā)生變化，而在鏈路中第一段傳輸線(xiàn)的傳輸時(shí)延是0.5ns。為什么時(shí)間刻度不對應呢？原因是看鏈路時(shí)域阻抗的方法是通過(guò)信號反射原理，比較輸入電壓和反射回來(lái)的電壓幅值。脈沖信號需要有一個(gè)來(lái)回的過(guò)程。所以阻抗曲線(xiàn)中時(shí)間點(diǎn)實(shí)際是傳輸線(xiàn)時(shí)延的兩倍。
從上面鏈路阻抗曲線(xiàn)結果來(lái)看，容性負載導致鏈路阻抗瞬間降低，然后又緩慢上升恢復到原來(lái)走線(xiàn)阻抗。感性負載導致鏈路阻抗先慢慢升高，然后緩慢恢復到鏈路阻抗上。對于鏈路中的出現的容性突變和感性突變，信號感受到的阻抗變化并不是只存在一瞬間的，而是隨時(shí)間變化的。
了解了鏈路中容性負載和感性負載對鏈路阻抗的影響后，下面我們就來(lái)看看在DDR的Fly_By設計鏈路中容性負載對鏈路阻抗的影響。如下是常見(jiàn)的DDR一拖五的Fly_By拓撲的設計方案，鏈路中一個(gè)主控拖五個(gè)負載顆粒，端接電阻放在最后一個(gè)顆粒后面。
我們先對比下做容性負載補償前后DDR鏈路前端顆粒信號質(zhì)量情況，因為對于Fly_By鏈路，前端顆粒的信號質(zhì)量是最差的。下圖是有無(wú)做容性負載補償鏈路中前端顆粒仿真得出的信號眼圖。
從以上仿真結果來(lái)看，當沒(méi)有做容性負載補償時(shí)前端顆粒接收信號眼高為193mV，而做了容性負載補償之后，信號眼高升高到303mV。因此在多負載鏈路中，容性負載補償對負載信號質(zhì)量有明顯地改善。
那容性負載對鏈路究竟是產(chǎn)生怎樣的影響呢？容性負載補償具體需要怎么做，為什么做容性負載補償可以改善鏈路上的信號質(zhì)量？下面就通過(guò)對鏈路阻抗的觀(guān)察分析進(jìn)行闡述。
分別提取上面鏈路中支路走線(xiàn)做容性負載補償前后的S參數，利用仿真軟件看鏈路TDR詳情如下，探測點(diǎn)選在主控一端。藍色曲線(xiàn)是未做容性負載補償的鏈路阻抗，區域1主干道阻抗是40Ω，分支部分阻抗最低約32Ω，區域2平均阻抗大致為34Ω。紅色曲線(xiàn)是做容性負載補償的鏈路阻抗結果，分支部分剛開(kāi)始的阻抗趨向50Ω,但會(huì )馬上下降，分支部分阻抗最低約37Ω, 區域2平均阻抗大致為41Ω。
由上面的純鏈路阻抗結果分析可知，信號在分支部分感受到的阻抗會(huì )比實(shí)際走線(xiàn)阻抗偏低6-10Ω，而容性負載補償就是將分支部分的阻抗故意抬高，使得鏈路整體阻抗更趨于匹配。
前面我們只考慮了分支Stub和過(guò)孔的影響。除了這些影響因素，芯片封裝電容和Die電容也是影響鏈路阻抗的重要原因，這些因素將導致鏈路阻抗更低。下面我們接著(zhù)分析鏈路增加芯片寄生電容的影響。由于一般芯片的寄生電容值大致在3pF左右，故我們在每一個(gè)負載位置掛一個(gè)3pF的電容來(lái)模擬芯片寄生電容的影響。下面是增加芯片寄生電容前后鏈路阻抗曲線(xiàn)結果。
由上面兩張阻抗曲線(xiàn)結果圖來(lái)看，芯片寄生電容的影響將導致鏈路阻抗再降低5Ω左右。沒(méi)有做容性負載補償時(shí)，信號在分支部分感受到的阻抗只有30Ω。而做了容性負載補償的鏈路，信號在分支部分感受到的阻抗大致為35Ω，這可能比主干道的40Ω還是偏差較大，但也是更趨于接近了。
下圖是一個(gè)DDR一拖三Fly_By鏈路的阻抗測試結果，主干道和支路走線(xiàn)阻抗都控制在50Ω，沒(méi)有做容性負載補償處理。綠色曲線(xiàn)是光板阻抗測試結果，紅色曲線(xiàn)是貼了DDR顆粒的阻抗測試結果?？梢钥闯龉獍迩闆r下分支部分阻抗會(huì )比主干道偏低3Ω，而增加了顆粒封裝寄生電容的影響，分支部分阻抗只有44Ω，比主干道阻抗偏低6Ω。
由以上測試和仿真結果分析可知，在多負載的Fly_By鏈路中，由于分支Stub，過(guò)孔寄生電容，芯片封裝電容和Die電容等因素，導致負載呈容性，使得信號在支路部分感受到的阻抗將會(huì )比實(shí)際走線(xiàn)阻抗偏低。而容性負載補償就是事先將支路部分走線(xiàn)阻抗做高，或者將主干線(xiàn)阻抗降低，用以平衡或者抵消容性負載導致阻抗偏低的影響，使得鏈路整體阻抗更趨近于匹配，從而改善信號質(zhì)量。
（來(lái)源： 高速先生微信公眾號，作者：孫小兵）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
具有高性?xún)r(jià)比的無(wú)線(xiàn) MCU 如何幫助您將低功耗 Bluetooth?? 技術(shù)應用到更多產(chǎn)品中
重磅！SEMI-e第五屆深圳國際半導體技術(shù)暨應用展今日盛大開(kāi)幕！
