【導讀】該封裝安裝在低電導率測試板上，根據 JEDEC 標準，該測試板的尺寸為 76.2 mm x 76.2 mm。包相對居中?？偣矞蕚淞藘蓚€(gè)低電導率板用于測量。這些測試板由 FR-4 材料制成，銅跡線(xiàn)厚度符合低電導率板的 JEDEC 標準。所有板上都使用了經(jīng)過(guò)測試的“良好”設備。所有熱阻測量數據列于圖 2 中。
LED 和檢測器 IC 的熱阻測量
圖 1 顯示了組件框圖。這是一種具有兩個(gè)熱源的多芯片封裝，應用線(xiàn)性疊加理論考慮相鄰芯片對一個(gè)芯片的加熱影響。這里，首先加熱一個(gè)芯片，并在達到熱平衡后記錄所有芯片的溫度。然后，加熱另一個(gè)芯片并記錄所有芯片溫度。有了已知的環(huán)境溫度、芯片結溫和功耗，就可以計算出熱阻。熱阻計算可以用矩陣形式表示。對于我們有兩個(gè)熱源的情況，這會(huì )產(chǎn)生一個(gè) 2 x 2 矩陣。
SO5測量單位示意圖
熱阻測量數據
測量數據
該封裝安裝在低電導率測試板上，根據 JEDEC 標準，該測試板的尺寸為 76.2 mm x 76.2 mm。包相對居中?？偣矞蕚淞藘蓚€(gè)低電導率板用于測量。這些測試板由 FR-4 材料制成，銅跡線(xiàn)厚度符合低電導率板的 JEDEC 標準。所有板上都使用了經(jīng)過(guò)測試的“良好”設備。所有熱阻測量數據列于圖 2 中。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
