【導讀】很多電子開(kāi)發(fā)者在繪制PCB的時(shí)候經(jīng)常會(huì )碰到一些大大小小的問(wèn)題,不知道該如何下手?下面給大家簡(jiǎn)單的介紹一下PCB繪圖時(shí)常見(jiàn)的一些錯誤及繪圖技巧，希望能幫助大家更好地掌握PCB繪圖。
解決辦法：可能是由于不同的網(wǎng)絡(luò )標號連在了一起，或同一根連線(xiàn)上給了不同的網(wǎng)絡(luò )標號。
如果為單張原理圖，在圖上查找帶有錯誤標號的位置即可；為多張原理圖時(shí)，要查找所有圖；尤其是多層原理圖時(shí)，很有可能錯誤是在子圖中。
1.原理圖常見(jiàn)錯誤：
（1）ERC報告管腳沒(méi)有接入信號。
a.創(chuàng )建封裝時(shí)給管腳定義了I/O屬性。譬如，把輸入端口和輸出端口連在一起就會(huì )報錯。其實(shí)，若不用protel做電路仿真，就無(wú)需對管腳的I/O屬性進(jìn)行定義。
b.建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線(xiàn)沒(méi)有連上。
c.建元件時(shí)pin方向反向，必須非pinname端連線(xiàn)。
（2）ERC報告重復的網(wǎng)絡(luò )標號(Error:MultipleNetIdentifiers)。
可能是由于不同的網(wǎng)絡(luò )標號連在了一起，或同一根連線(xiàn)上給了不同的網(wǎng)絡(luò )標號。需要注意的是，PROTEL指出的錯誤處不一定是真正的錯誤處，也可能錯在其他的原理圖上（若是層次電路圖時(shí)）
（3）元件跑到圖紙界外：沒(méi)有在元件庫圖表紙中心創(chuàng )建元件。
（4）創(chuàng )建的工程文件網(wǎng)絡(luò )表只能部分調入pcb：生成netlist時(shí)沒(méi)有選擇為global。
（5）當使用自己創(chuàng )建的多部分組成的元件時(shí)，千萬(wàn)不要使用annotate。
2.PCB中常見(jiàn)錯誤：
（1）網(wǎng)絡(luò )載入時(shí)報告NODE或FootPrint沒(méi)有找到。
解決辦法：
a.在裝載網(wǎng)絡(luò )表時(shí)，事先沒(méi)有加載對應的PCB封裝庫。
b.原理圖中的元件使用了pcb庫中沒(méi)有的封裝。
c.原理圖中的元件使用了pcb庫中名稱(chēng)不一致的封裝。
d.原理圖中的元件使用了pcb庫中pinnumber不一致的封裝。如三極管：sch中pinnumber為e,b,c,而pcb中為1,2,3；二極管：sch中pinnumber為a,k,而pcb中為1,2，改成一致就可以了。
（2）在PCB中導入元器件后，發(fā)現個(gè)別器件不在顯示屏范圍內，即時(shí)縮小圖紙顯示比例，也看不到，這往往是因為在創(chuàng )建PCB元器件封裝時(shí)沒(méi)有設定參考點(diǎn)所致，一般地，“setreffrence”到“pin1”即可。
3.復制局部ProtelSch原理圖，想把它貼到Word里方法如下(針對protel99,proteldxp應可以類(lèi)比，未試過(guò))：
解決辦法：tools-preferences-graphicalediting:addtemplatetoclipboard的選項，去掉它就可以了。
4.關(guān)于走線(xiàn)寬度
系統默認走線(xiàn)為10mil，一般可以設到8mil，再細的話(huà)（如低于6mil），一般性的小電路板廠(chǎng)家就不能制造了，找大廠(chǎng)做成本就高，具體情況具體衡量。注：100mil(英制)=2.54mm(公制)
相關(guān)閱讀：
降低PCB互連設計RF效應小技巧
http://zzmyjiv.cn/connect-art/80021104
PCB RF設計新方法：與數模電路的混合設計
http://zzmyjiv.cn/rf-art/80021107
PCB布局的關(guān)鍵！教你一次搞定PCB布局
http://zzmyjiv.cn/cp-art/80021645
