從這個(gè)公式中，我們可以得到一個(gè)很重要的信息，當階躍信號施加到電容兩端的初期，電容的阻抗與信號上升時(shí)間和本身的電容量有關(guān)。

 

通常在電容充電初期，阻抗很小，小于走線(xiàn)的特性阻抗。信號在電容處發(fā)生負反射，這個(gè)負電壓信號和原信號疊加，使得發(fā)射端的信號產(chǎn)生下沖，引起發(fā)射端信號的非單調性。

 

對于接收端，信號到達接收端后，發(fā)生正反射，反射回來(lái)的信號到達電容位置，那個(gè)樣發(fā)生負反射，反射回接收端的負反射電壓同樣使接收端信號產(chǎn)生下沖。

 

為了使反射噪聲小于電壓擺幅的5%（這種情況對信號影響可以容忍），阻抗變化必須小于10%。那么電容阻抗應該控制在多少？電容的阻抗表現為一個(gè)并聯(lián)阻抗，我們可以用并聯(lián)阻抗公式和反射系數公式來(lái)確定它的范圍。對于這種并聯(lián)阻抗，我們希望電容阻抗越大越好。假設電容阻抗是PCB走線(xiàn)特性阻抗的k倍，根據并聯(lián)阻抗公式得到電容處信號感受到的阻抗為：

 

 

阻抗變化率為：，即，也就是說(shuō)，根據這種理想的計算，電容的阻抗至少要是PCB特性阻抗的9倍以上。實(shí)際上，隨著(zhù)電容的充電，電容的阻抗不斷增加，并不是一直保持最低阻抗，另外，每一個(gè)器件還會(huì )有寄生電感，使阻抗增加。因此這個(gè)9倍限制可以放寬。

 

在下邊的討論中假設這個(gè)限制是5倍。

 

有了阻抗的指標，我們就可以確定能容忍多大的電容量。電路板上50歐姆特性阻抗很常見(jiàn)，我就用50歐姆來(lái)計算。

 

 

得出：   

  

即在這種情況下，如果信號上升時(shí)間為1ns，那么電容量要小于4皮法。反之，如果電容量為4皮法，則信號上升時(shí)間最快為1ns，如果信號上升時(shí)間為0.5ns，這個(gè)4皮法的電容就會(huì )產(chǎn)生問(wèn)題。

 

這里的計算只不過(guò)是為了說(shuō)明電容的影響，實(shí)際電路中情況十分復雜，需要考慮的因素更多，因此這里計算是否精確沒(méi)有實(shí)際意義。關(guān)鍵是要通過(guò)這種計算理解電容是如何影響信號的。我們對電路板上每一個(gè)因素的影響都有一個(gè)感性認識后，就能為設計提供必要的指導，出現問(wèn)題就知道如何去分析。精確的評估需要用軟件來(lái)仿真。

  

總結：

 

1. PCB走線(xiàn)中途容性負載使發(fā)射端信號產(chǎn)生下沖，接收端信號也會(huì )產(chǎn)生下沖。

 

2.能容忍的電容量和信號上升時(shí)間有關(guān)，信號上升時(shí)間越快，能容忍的電容量越小。

  

二、接收端容性負載的反射

 

信號的接收端可能是集成芯片的一個(gè)引腳，也可能是其他元器件。不論接收端是什么，實(shí)際的器件的輸入端必然存在寄生電容，接受信號的芯片引腳和相鄰引腳之間有一定的寄生電容，和引腳相連的芯片內部的布線(xiàn)也會(huì )存在寄生電容，另外引腳和信號返回路徑之間也會(huì )存在寄生電容。

 

好復雜，這么多寄生電容！其實(shí)很簡(jiǎn)單，想想電容是什么？?jì)蓚€(gè)金屬板，中間是某種絕緣介質(zhì)。這個(gè)定義中并沒(méi)有說(shuō)兩個(gè)金屬板是什么形狀的，芯片兩個(gè)相鄰引腳也可以看做是電容的兩個(gè)金屬板，中間介質(zhì)是空氣，

 

不就是一個(gè)電容么。芯片引腳和PCB板內層的電源或地平面也是一對金屬板，中間介質(zhì)是PCB板的板材，常見(jiàn)的是FR4材料，也是一個(gè)電容。呵呵，搞來(lái)搞去，還是回到了最基礎的部分。高手不要笑，太簡(jiǎn)單了。不過(guò)確實(shí)很多人看到寄生電容就感到有點(diǎn)暈，理解不透，所以在這里啰嗦一下。

 

回到正題，下面研究一下信號終端的電容有什么影響。將模型簡(jiǎn)化，用一個(gè)分立電容元件代替所有寄生電容，如圖1所示。

  

  

我們考察B點(diǎn)電容的阻抗情況。電容的電流為：

 

  

隨著(zhù)電容的充電，電壓變化率逐漸減?。娐吩碇械乃矐B(tài)過(guò)程），電容的充電電流也不斷減小。即電容的充電電流是隨時(shí)間變化的。

電容的阻抗為：  

 

  

因此電容所表現出來(lái)的阻抗隨時(shí)間變化，不是恒定的。正是這種阻抗的變化特性決定了電容對信號影響的特殊性。如果信號上升時(shí)間小于電容的充電時(shí)間，最初電容兩端的電壓迅速上升，這時(shí)阻抗很小。隨著(zhù)電容充電，電壓變化率下降，充電電流減小，表現為阻抗明顯增大。充電時(shí)間無(wú)窮大時(shí)，電容相當于開(kāi)路，阻抗無(wú)窮大。

 

阻抗的變化必然影響信號的反射。在充電的開(kāi)始一段時(shí)間，阻抗很小，小于傳輸線(xiàn)的特性阻抗，將發(fā)生負反射，反射回源端A點(diǎn)的信號將產(chǎn)生下沖。隨著(zhù)電容阻抗的增加，反射逐漸過(guò)渡到正反射，A點(diǎn)的信號經(jīng)過(guò)一個(gè)下沖會(huì )逐漸升高，最終達到開(kāi)路電壓。

 

因此電容負載使源端信號產(chǎn)生局部電壓凹陷。精確波形和傳輸線(xiàn)的特性阻抗、電容量、信號上升時(shí)間有關(guān)。

 

對于接收端，很明顯，就是一個(gè)RC充電電路，不是很?chē)乐?，但是和?shí)際情況非常相似。電容兩端電壓，即B點(diǎn)電壓隨RC充電電路的時(shí)間常數呈指數增加（基本電路原理）。因此電容對接收端信號上升時(shí)間產(chǎn)生影響。

 

RC充電電路的時(shí)間常數為

 

 

這是B點(diǎn)電壓上升到電壓終值的即37%所需的時(shí)間。B點(diǎn)電壓10%~90%上升時(shí)間為

 

 

如果傳輸線(xiàn)特性阻抗為50歐姆，電容量10pF，則10~90充電時(shí)間為1.1ns。如果信號上升時(shí)間小于1.1ns，那么B點(diǎn)電壓上升時(shí)間主要由電容充電時(shí)間決定。如果信號上升時(shí)間大于1.1ns，末端電容器作用是使上升時(shí)間進(jìn)一步延長(cháng)，增加約1.1ns（實(shí)際應比這個(gè)值?。?。圖2顯示了終端電容負載對驅動(dòng)端和接受端產(chǎn)生影響的示意圖，放在這里，讓大家能有個(gè)感性的認識。

  

圖2

 

至于信號上升時(shí)間增加的精確值是多少，對于電路設計來(lái)說(shuō)沒(méi)必要，只要定性的分析，有個(gè)大致的估算就可以了。因為計算再精確也沒(méi)實(shí)際意義，電路板的參數也不精確！對于設計者來(lái)說(shuō)，定性分析并了解影響，大致估算出影響在那個(gè)量級，能給電路設計提供指導就可以了，其他的事軟件來(lái)做吧。

 

舉個(gè)例子，如果信號上升時(shí)間1ns，電容使信號上升時(shí)間增加遠小于1ns，比如0.2 ns，那么這么一點(diǎn)點(diǎn)增加可能不會(huì )有什么影響。如果電容造成的上升時(shí)間增加很多，那可能就會(huì )對電路時(shí)序產(chǎn)生影響。那么多少算很多？看看電路的時(shí)序余量吧，這涉及到電路的時(shí)序分析和時(shí)序設計。

 

總之接收端電容負載的影響有兩點(diǎn)：

 

1、使源端（驅動(dòng)端）信號產(chǎn)生局部電壓凹陷。

   

2、接收端信號上升時(shí)間延長(cháng)。

    

在電路設計中這兩點(diǎn)都要考慮。

 

三、PCB走線(xiàn)寬度變化產(chǎn)生的反射

 

在進(jìn)行PCB布線(xiàn)時(shí)，經(jīng)常會(huì )發(fā)生這樣的情況：走線(xiàn)通過(guò)某一區域時(shí)，由于該區域布線(xiàn)空間有限，不得不使用更細的線(xiàn)條，通過(guò)這一區域后，線(xiàn)條再恢復原來(lái)的寬度。走線(xiàn)寬度變化會(huì )引起阻抗變化，因此發(fā)生反射，對信號產(chǎn)生影響。那么什么情況下可以忽略這一影響，又在什么情況下我們必須考慮它的影響？

 

有三個(gè)因素和這一影響有關(guān)：阻抗變化的大小、信號上升時(shí)間、窄線(xiàn)條上信號的時(shí)延。

 

首先討論阻抗變化的大小。很多電路的設計要求反射噪聲小于電壓擺幅的5%（這和信號上的噪聲預算有關(guān)），根據反射系數公式：

 

 

以計算出阻抗大致的變化率要求為：

 

 

你可能知道，電路板上阻抗的典型指標為+/-10%，根本原因就在這。

 

如果阻抗變化只發(fā)生一次，例如線(xiàn)寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達到突變處信號反射噪聲不超過(guò)電壓擺幅的5%這一噪聲預算要求，阻抗變化必須小于10%。這有時(shí)很難做到，以 FR4板材上微帶線(xiàn)的情況為例，我們計算一下。

 

如果線(xiàn)寬8mil，線(xiàn)條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線(xiàn)寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響，還和信號上升時(shí)間和驅動(dòng)端到反射點(diǎn)處信號的時(shí)延有關(guān)。但至少這是一個(gè)潛在的問(wèn)題點(diǎn)。幸運的是這時(shí)可以通過(guò)阻抗匹配端接解決問(wèn)題。

 

如果阻抗變化發(fā)生兩次，例如線(xiàn)寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長(cháng)6mil寬線(xiàn)條的兩個(gè)端點(diǎn)處都會(huì )發(fā)生反射，一次是阻抗變大，發(fā)生正反射，接著(zhù)阻抗變小，發(fā)生負反射。如果兩次反射間隔時(shí)間足夠短，兩次反射就有可能相互抵消，從而減小影響。

 

假設傳輸信號為1V，第一次正反射有0.2V被反射，1.2V繼續向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設6mil線(xiàn)長(cháng)度極短，兩次反射幾乎同時(shí)發(fā)生，那么總的反射電壓只有0.04V，小于5%這一噪聲預算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時(shí)延以及信號上升時(shí)間有關(guān)。

 

研究及實(shí)驗表明，只要阻抗變化處的時(shí)延小于信號上升時(shí)間的20%，反射信號就不會(huì )造成問(wèn)題。如果信號上升時(shí)間為1ns，那么阻抗變化處的時(shí)延小于0.2ns對應1.2英寸，反射就不會(huì )產(chǎn)生問(wèn)題。也就是說(shuō)，對于本例情況，6mil寬走線(xiàn)的長(cháng)度只要小于3cm就不會(huì )有問(wèn)題。

 

當PCB走線(xiàn)線(xiàn)寬發(fā)生變化時(shí)，要根據實(shí)際情況仔細分析，是否造成影響。需要關(guān)注的參數有三個(gè)：阻抗變化有多大、信號上升時(shí)間是多少、線(xiàn)寬變化的頸狀部分有多長(cháng)。根據上面的方法大致估算一下，適當留出一定的余量。如果可能的話(huà)，盡量讓減小頸狀部分長(cháng)度。

 

需要指出的是，實(shí)際的PCB加工中，參數不可能像理論中那樣精確，理論能對我們的設計提供指導，但不能照搬照抄、不能教條，畢竟這是一門(mén)實(shí)踐的科學(xué)。估算出的值要根據實(shí)際情況做適當的修訂，再應用到設計中。如果感覺(jué)經(jīng)驗不足，那就先保守點(diǎn)，然后在根據制造成本適當調整.

 

四、信號振鈴是怎么產(chǎn)生的

  

信號的反射可能會(huì )引起振鈴現象，一個(gè)典型的信號振鈴如圖1所示。

  

圖1

 

那么信號振鈴是怎么產(chǎn)生的呢？

 

前面講過(guò)，如果信號傳輸過(guò)程中感受到阻抗的變化，就會(huì )發(fā)生信號的反射。這個(gè)信號可能是驅動(dòng)端發(fā)出的信號，也可能是遠端反射回來(lái)的反射信號。根據反射系數的公式，當信號感受到阻抗變小，就會(huì )發(fā)生負反射，反射的負電壓會(huì )使信號產(chǎn)生下沖。

 

信號在驅動(dòng)端和遠端負載之間多次反射，其結果就是信號振鈴。大多數芯片的輸出阻抗都很低，如果輸出阻抗小于PCB走線(xiàn)的特性阻抗，那么在沒(méi)有源端端接的情況下，必然產(chǎn)生信號振鈴。

 

信號振鈴的過(guò)程可以用反彈圖來(lái)直觀(guān)的解釋。假設驅動(dòng)端的輸出阻抗是10歐姆，PCB走線(xiàn)的特性阻抗為50歐姆（可以通過(guò)改變PCB走線(xiàn)寬度，PCB走線(xiàn)和內層參考平面間介質(zhì)厚度來(lái)調整），為了分析方便，假設遠端開(kāi)路，即遠端阻抗無(wú)窮大。驅動(dòng)端傳輸3.3V電壓信號。我們跟著(zhù)信號在這條傳輸線(xiàn)中跑一次，看看到底發(fā)生了什么？為分析方便，忽略傳輸線(xiàn)寄生電容和寄生電感的影響，只考慮阻性負載。圖2為反射示意圖。

  

圖2

 

第1次反射：信號從芯片內部發(fā)出，經(jīng)過(guò)10歐姆輸出阻抗和50歐姆PCB特性阻抗的分壓，實(shí)際加到PCB走線(xiàn)上的信號為A點(diǎn)電壓3.3*50/(10+50)=2.75V。傳輸到遠端B點(diǎn)，由于B點(diǎn)開(kāi)路，阻抗無(wú)窮大，反射系數為1，即信號全部反射，反射信號也是2.75V。此時(shí)B點(diǎn)測量電壓是2.75+2.75=5.5V。

 

第2次反射：2.75V反射電壓回到A點(diǎn)，阻抗由50歐姆變?yōu)?0歐姆，發(fā)生負反射，A點(diǎn)反射電壓為-1.83V，該電壓到達B點(diǎn)，再次發(fā)生反射，反射電壓-1.83V。此時(shí)B點(diǎn)測量電壓為5.5-1.83-1.83=1.84V。

 

第3次反射：從B點(diǎn)反射回的-1.83V電壓到達A點(diǎn)，再次發(fā)生負反射，反射電壓為1.22V。該電壓到達B點(diǎn)再次發(fā)生正反射，反射電壓1.22V。此時(shí)B點(diǎn)測量電壓為1.84+1.22+1.22=4.28V。

 

第4次反射：。。。。。。。。。第5次反射：。。。。。。。。。

 

如此循環(huán)，反射電壓在A(yíng)點(diǎn)和B點(diǎn)之間來(lái)回反彈，而引起B點(diǎn)電壓不穩定。觀(guān)察B點(diǎn)電壓：5.5V->1.84V->4.28V->……，可見(jiàn)B點(diǎn)電壓會(huì )有上下波動(dòng)，這就是信號振鈴。

 

信號振鈴根本原因是負反射引起的，其罪魁禍首仍然是阻抗變化，又是阻抗！在研究信號完整性問(wèn)題時(shí)，一定時(shí)時(shí)注意阻抗問(wèn)題。

 

負載端信號振鈴會(huì )嚴重干擾信號的接受，產(chǎn)生邏輯錯誤，必須減小或消除，因此對于長(cháng)的傳輸線(xiàn)必須進(jìn)行阻抗匹配端接。

 

  五、信號反射

 

信號沿傳輸線(xiàn)向前傳播時(shí)，每時(shí)每刻都會(huì )感受到一個(gè)瞬態(tài)阻抗，這個(gè)阻抗可能是傳輸線(xiàn)本身的，也可能是中途或末端其他元件的。對于信號來(lái)說(shuō)，它不會(huì )區分到底是什么，信號所感受到的只有阻抗。如果信號感受到的阻抗是恒定的，那么他就會(huì )正常向前傳播，只要感受到的阻抗發(fā)生變化，不論是什么引起的（可能是中途遇到的電阻，電容，電感，過(guò)孔，PCB轉角，接插件），信號都會(huì )發(fā)生反射。

 

那么有多少被反射回傳輸線(xiàn)的起點(diǎn)？衡量信號反射量的重要指標是反射系數，表示反射電壓和原傳輸信號電壓的比值。反射系數定義為：

 

 

其中：為變化前的阻抗，為變化后的阻抗。假設PCB線(xiàn)條的特性阻抗為50歐姆，傳輸過(guò)程中遇到一個(gè)100歐姆的貼片電阻，暫時(shí)不考慮寄生電容電感的影響，把電阻看成理想的純電阻，那么反射系數為：，信號有1/3被反射回源端。如果傳輸信號的電壓是3.3V電壓，反射電壓就是1.1V。

 

純電阻性負載的反射是研究反射現象的基礎，阻性負載的變化無(wú)非是以下四種情況：阻抗增加有限值、減小有限值、開(kāi)路（阻抗變?yōu)闊o(wú)窮大）、短路（阻抗突然變?yōu)?）。

 

阻抗增加有限值：

 

反射電壓上面的例子已經(jīng)計算過(guò)了。這時(shí)，信號反射點(diǎn)處就會(huì )有兩個(gè)電壓成分，一部分是從源端傳來(lái)的3.3V電壓，另一部分是在反射電壓1.1V，那么反射點(diǎn)處的電壓為二者之和，即4.4V。

 

阻抗減小有限值：

 

仍按上面的例子，PCB線(xiàn)條的特性阻抗為50歐姆，如果遇到的電阻是30歐姆，則反射系數為ρ=(30-50)/(30+50)=-0.25，反射系數為負值，說(shuō)明反射電壓為負電壓，值3.3V*（-0.25V）=-0.825V，為此時(shí)反射點(diǎn)電壓為3.3V+（-0.825V）=2.475V。

 

開(kāi)路：

 

開(kāi)路相當于阻抗無(wú)窮大，反射系數按公式計算為1。即反射電壓3.3V。反射點(diǎn)處電壓為6.6V?？梢?jiàn)，在這種極端情況下，反射點(diǎn)處電壓翻倍了。

 

短路：

 

短路時(shí)阻抗為0，電壓一定為0。按公式計算反射系數為-1，說(shuō)明反射電壓為-3.3V，因此反射點(diǎn)電壓為0。

 

計算非常簡(jiǎn)單，重要的是必須知道，由于反射現象的存在，信號傳播路徑中阻抗發(fā)生變化的點(diǎn)，其電壓不再是原來(lái)傳輸的電壓。這種反射電壓會(huì )改變信號的波形，從而可能會(huì )引起信號完整性問(wèn)題。這種感性的認識對研究信號完整性及設計電路板非常重要，必須在頭腦中建立起這個(gè)概念。

 

 

推薦閱讀：