【導讀】高速總線(xiàn)升級迭代的矛盾在于，消費者對性能的需求驅動(dòng)著(zhù)信號速率成倍的增長(cháng)，消費者對便捷性的需求使得傳輸線(xiàn)無(wú)法縮短，消費者對低成本的追求要求PCB板材和傳輸線(xiàn)不能太貴，這就導致ISI抖動(dòng)變得越來(lái)越嚴重。均衡(Equalization)就是為了應對ISI抖動(dòng)，而被廣泛應用的黑科技。既然ISI抖動(dòng)的根源，是傳輸鏈路對不同頻率信號損耗的差異，均衡就是要想辦法補償掉這個(gè)差異，讓不同頻率信號的幅度都能保持均勻。
高速總線(xiàn)升級迭代的矛盾在于，消費者對性能的需求驅動(dòng)著(zhù)信號速率成倍的增長(cháng)，消費者對便捷性的需求使得傳輸線(xiàn)無(wú)法縮短，消費者對低成本的追求要求PCB板材和傳輸線(xiàn)不能太貴，這就導致ISI抖動(dòng)變得越來(lái)越嚴重。均衡(Equalization)就是為了應對ISI抖動(dòng)，而被廣泛應用的黑科技。既然ISI抖動(dòng)的根源，是傳輸鏈路對不同頻率信號損耗的差異，均衡就是要想辦法補償掉這個(gè)差異，讓不同頻率信號的幅度都能保持均勻。
根據均衡技術(shù)所使用的位置，一般分為發(fā)送端均衡(Tx EQ)和接收端均衡(Rx EQ)。
發(fā)送端均衡一般采用前向均衡（FFE, Feed Forward Equalization) 技術(shù)，用一組移位寄存器配合乘法器和加法器，根據當前bit位r(n)受到前若干bits r(n-1) 、r(n-2) 、r(n-3)…的影響，來(lái)修正r(n)的電壓值。典型的表達式是：
e(n)=r(n)*k1+r(n-1)*k2+…
這個(gè)表達式有N項，就稱(chēng)之為N階FFE，代表當前bit的電平，受到自身及前(N-1) bits的影響。在高速串行中應用最廣泛的“預加重/去加重“(Pre/De-emphasis)技術(shù)，就是一個(gè)二階的FFE，它會(huì )根據當前bit和前1 bit的邏輯狀態(tài)，來(lái)調整當前bit的電平。
我們來(lái)看一個(gè)Pre-emphasis的真實(shí)案例。當發(fā)送端的信號不做任何處理時(shí)，發(fā)送端眼圖是很完美的；一旦信號經(jīng)過(guò)長(cháng)背板傳輸之后，嚴重的ISI抖動(dòng)會(huì )導致眼圖幾乎閉合(例1)。當發(fā)送端增加3.5dB預加重時(shí)，會(huì )將頻率較高的跳變沿信號(Transition Bits，指的是與前一bit邏輯狀態(tài)不同的bit，如01碼型中的1，或110碼型中的0等) 的幅度增強3.5dB。這些預先的增強會(huì )部分抵消長(cháng)背板的損耗，從而不同碼型的電平在到達接收端時(shí)基本相等，ISI抖動(dòng)就大幅降低了。接收端的眼圖無(wú)論是眼高眼寬，還是抖動(dòng)，都有非常明顯的改善(例2)。
圖20：發(fā)送端均衡對眼圖的影響
如果說(shuō)發(fā)送端均衡是未雨綢繆，那么接收端均衡就是亡羊補牢。當ISI 抖動(dòng)已經(jīng)傳遞到了接收端，接收端應該如何進(jìn)行均衡，嘗試得到更好的眼圖呢？接收端均衡一般采用CTLE(連續時(shí)間線(xiàn)性均衡)或DFE（負反饋均衡），或二者結合的方式，來(lái)降低數據的ISI抖動(dòng)。
DFE均衡和FFE類(lèi)似，不同的是DFE有負反饋調節功能。通過(guò)負反饋，可以自適應均衡系數，以達到最佳的均衡效果。同時(shí), DFE不僅能消除ISI抖動(dòng)，對于通道間的串擾也能提供一定的補償效果，對于信號完整性的提升用處很大。
CTLE 的實(shí)現方法和FIR濾波器有點(diǎn)像，實(shí)現的是一個(gè)近似帶通濾波器的效果。下圖是一組典型的CTLE濾波器，低頻衰減大，而高頻衰減小。這個(gè)濾波曲線(xiàn)，和傳輸鏈路的損耗正好形成互補(傳輸鏈路插入損耗是低頻衰減小，而高頻衰減大)。在接收端，實(shí)現了不同頻率間均勻的總體損耗，從而降低了ISI抖動(dòng)。CTLE和DFE/FFE不同，它不依賴(lài)參考時(shí)鐘，在連續時(shí)間域上對信號進(jìn)行均衡；而DFE/FFE是數字域上的均衡，必須要先有參考時(shí)鐘，來(lái)區分不同的bit，才能進(jìn)行均衡。接收端常常使用CTLE和DFE的組合，先用CTLE打開(kāi)近乎閉合的眼圖，恢復出時(shí)鐘，再用DFE進(jìn)一步均衡補償。
圖21：典型的CTLE均衡類(lèi)似于帶通濾波器
設計工程師為了解決ISI問(wèn)題，常常需要在鏈路損耗和均衡技術(shù)之間做出綜合考慮。泰克的SDLA軟件可以模擬發(fā)送端的Tx EQ和接收端的Rx EQ，還能模擬傳輸鏈路的不同損耗。
圖22：SDLA軟件支持發(fā)送端、接收端均衡，以及鏈路嵌入/去嵌模擬
讓你在產(chǎn)品設計的初期，就能預估鏈路的ISI抖動(dòng)，探索和嘗試最佳的均衡組合以降低ISI抖動(dòng)，大幅減少產(chǎn)品研發(fā)的時(shí)間。
圖23：發(fā)送端眼圖，通過(guò)SDLA通道嵌入得到的接收端眼圖，通過(guò)SDLA接收機均衡得到的最終眼圖
了解泰克高速串行通信更多解決方案，https://www.tek.com.cn/solutions/application/high-speed-serial-communication。
關(guān)于泰克科技
泰克公司總部位于美國俄勒岡州畢佛頓市，致力提供創(chuàng )新、精確、操作簡(jiǎn)便的測試、測量和監測解決方案，解決各種問(wèn)題，釋放洞察力，推動(dòng)創(chuàng )新能力。70多年來(lái)，泰克一直走在數字時(shí)代前沿。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
演進(jìn)中的電力電子設計：安森美先進(jìn)仿真工具
CITE2024即將拉開(kāi)帷幕，搶先一睹電子信息產(chǎn)業(yè)的未來(lái)趨勢
