【導讀】在任何新技術(shù)開(kāi)發(fā)過(guò)程中，在將新型號或下一代超聲設備商業(yè)化之前，制造商都會(huì )經(jīng)歷硬件開(kāi)發(fā)和測試以及系統集成和驗證等階段。開(kāi)發(fā)高通道數成像超聲子系統預計需要多年的努力。此外，在對系統考慮因素知之甚少的情況下貿然開(kāi)始波束引導或發(fā)射子系統的硬件原型制作，可能會(huì )導致硬件原型需要多次修改，帶來(lái)高昂的成本?，F在，開(kāi)發(fā)人員可以使用一個(gè)完整系統（原型板和開(kāi)源軟件）來(lái)模擬超聲設備子系統的操作，從而降低超聲設備制造商的開(kāi)發(fā)成本并加快上市時(shí)間。

摘要

本文討論了開(kāi)發(fā)先進(jìn)超聲設備所面臨的挑戰。利用現有評估平臺既可降低系統開(kāi)發(fā)成本，也可縮短超聲系統發(fā)射模塊的特性測試時(shí)間。本文介紹了如何同步多個(gè)通道的分步過(guò)程，這是波束控制的一個(gè)關(guān)鍵概念，也是醫學(xué)成像所特有的概念。

引言

在任何新技術(shù)開(kāi)發(fā)過(guò)程中，在將新型號或下一代超聲設備商業(yè)化之前，制造商都會(huì )經(jīng)歷硬件開(kāi)發(fā)和測試以及系統集成和驗證等階段。開(kāi)發(fā)高通道數成像超聲子系統預計需要多年的努力。此外，在對系統考慮因素知之甚少的情況下貿然開(kāi)始波束引導或發(fā)射子系統的硬件原型制作，可能會(huì )導致硬件原型需要多次修改，帶來(lái)高昂的成本?，F在，開(kāi)發(fā)人員可以使用一個(gè)完整系統（原型板和開(kāi)源軟件）來(lái)模擬超聲設備子系統的操作，從而降低超聲設備制造商的開(kāi)發(fā)成本并加快上市時(shí)間。

基于A(yíng)rduino的TxDAC?評估板和開(kāi)源Mbed軟件

圖1.支持Mbed的AD9106評估平臺。

AD9106-ARDZ-EBZ評估平臺兼容基于A(yíng)rm?且支持Mbed的電路板（如SDP-K1），并且可以連接到Arduino Uno接頭。該評估設置只能由USB供電，無(wú)需高頻波形發(fā)生器來(lái)提供時(shí)鐘輸入。該評估板默認使用板載156.25 MHz晶振作為時(shí)鐘源，但提供了外部時(shí)鐘選項。DAC輸出可以通過(guò)變壓器耦合，或使用板載放大器進(jìn)行評估，這是唯一需要7 VDC至12 VDC 30 W AC-DC適配器的情況。參見(jiàn)圖1。

除硬件之外，評估板網(wǎng)頁(yè)上還提供了示例開(kāi)源代碼，可用作開(kāi)發(fā)目標應用固件的起點(diǎn)。評估板和示例源代碼可以根據需要加以定制，以便與其他Mbed平臺配合使用。新的評估系統可以輕松集成到現有系統中，因而簡(jiǎn)化了原型制作。

圖2.AD9106功能框圖。

評估板安裝有四通道、低功耗、12位、180 MSPS、TxDAC AD9106和波形發(fā)生器。該DAC的高采樣速率非常適合1 MHz至40 MHz范圍內的超聲工作頻率，外部成像設備通常使用1 MHz至15 MHz的頻率，而靜脈內心血管設備使用高達40 MHz的頻率。此外，AD9106高度集成，具有用于生成復雜波形的片內模式存儲器，以及使用24位調諧字、支持10.8 Hz/LSB頻率分辨率的直接數字頻率合成器(DDS)。該器件也是高度可編程的，四個(gè)DAC通道中的每個(gè)通道的模式周期、啟動(dòng)延遲、增益和偏移都可以獨立改變。此外，它具有低功耗特性（在3.3 V、4 mA輸出和180 MSPS下，每通道功耗78.8 mW，總計315.25 mW），這是超聲設備等大型多通道系統的一個(gè)重要考慮因素。

提高超聲設備的精度和圖像分辨率

圖3.醫療超聲前端信號鏈。

推車(chē)式超聲系統在圖像質(zhì)量或分辨率方面優(yōu)于手持設備，主要是因為通道數量差異巨大。然而，通道數量可能因制造商而異。成本和功耗是超聲設備等大型系統的重要考慮因素，因此業(yè)界使用了一些技術(shù)來(lái)盡量減小這兩個(gè)因素。在圖3所示的典型超聲信號鏈中，如果我們考慮到每個(gè)發(fā)射器路徑（DAC + 高壓放大器，驅動(dòng)探頭尖端處換能器陣列中的一個(gè)元件）都對應一個(gè)接收器路徑（集成模擬前端），那么通道數的確定相對簡(jiǎn)單。根據這個(gè)假設，我們可以說(shuō)超聲系統中的通道數介于16到256之間。高端系統（其中大部分推車(chē)式）中的通道數為64或更多。對于便攜式、中低端系統，16至64個(gè)通道更為常見(jiàn)。

圖4.波束引導和聚焦。

在超聲系統的發(fā)射器路徑中，聲能或聲波束掃過(guò)身體。聲波由探頭前端處的壓電換能器元件從電信號轉換而來(lái)。如圖4所示，每個(gè)電信號或發(fā)射器信號的相位和幅度均經(jīng)過(guò)編程，引導入射能量束沿著(zhù)一條線(xiàn)進(jìn)入身體。從器官組織反射的聲波被換能器元件再次轉換為電能。目標的位置或距離將根據換能器陣列中元件之間的時(shí)間延遲顯示在屏幕上。因此，為了顯示人體內部的準確圖像，同步或者說(shuō)能夠控制發(fā)射器信號之間的延遲至關(guān)重要。

多芯片同步的要求

為了成功同步多個(gè)DDS DAC（如AD9106），必須控制差分時(shí)鐘輸入（CLKP和CLKN）和TRIGGER引腳的下降沿。

圖5.建議時(shí)鐘分配布局（左）和次優(yōu)布局（右）。

為了滿(mǎn)足同步的第一個(gè)要求，PCB布局應采用謹慎的時(shí)鐘分配做法。參見(jiàn)圖5。這將充分減少REF CLK邊沿之間的相位差（它會(huì )導致DDS輸出處出現成比例的相位差）。

模式生成由AD9106的TRIGGER引腳的下降沿觸發(fā)，因此同步的下一個(gè)要求是確保TRIGGER邊沿一致。圖5中的布局技術(shù)也可應用于從控制器的數字輸出布線(xiàn)到每個(gè)AD9106器件的TRIGGER PCB走線(xiàn)。

利用AD9106-ARDZ-EBZ評估多芯片同步

為了評估多個(gè)AD9106 DAC的同步，可以使用兩個(gè)AD9106評估板和一個(gè)SDP-K1控制器板。

圖6.多個(gè)AD9106器件同步的系統示意圖（簡(jiǎn)化示意圖，未顯示所有連接）。

材料

• 兩個(gè)AD9106-ARDZ-EBZ板

• 用于電路板與PC連接的USB電纜

• SDP-K1

• 一個(gè)12 V壁式電源適配器

• 信號發(fā)生器

• 可變長(cháng)度SMA端接電纜

• 一個(gè)SMA端接T型分路器

• 母對母Arduino連接器導線(xiàn)

硬件設置

連接三個(gè)電路板之前，配置兩個(gè)AD9106-ARDZ-EBZ板，使DAC輸出連接到板載放大器，并且DAC時(shí)鐘由連接到J10的外部源提供。關(guān)于JP1和JP2的正確連接，請參閱Eval-AD9106 Wiki用戶(hù)指南中的圖14b。另外，請設置其中一個(gè)AD9106-ARDZ-EBZ板，使板上器件的CSB引腳連接到交替GPIO引腳（安裝R39而不是R38）。確保SDP-K1的VIO_ADJUST設置為3.3 V。

然后將高頻波形發(fā)生器的輸出連接到分離式SMA端接T形分路器，它可以連接不同長(cháng)度的SMA端接同軸電纜。

圖7.為實(shí)現同步而建議采用的時(shí)鐘輸入和TRIGGER引腳連接。

接下來(lái)應設置圖7所示每個(gè)板的時(shí)鐘輸入和TRIGGER引腳的連接，然后設置表1中的其余連接。將板1安裝到SDP-K1 Arduino Uno端口，然后將板2放置在與板1成180°的位置，以使兩個(gè)板的TRIGGER引腳并排放置。這是TRIG2到SDP-K1數字輸出的最短連接，由此TRIG1和TRIG2路徑大致相等。

圖8.實(shí)際設置。

應用了所有連接的實(shí)際設置如圖8所示。表1總結了板對板連接。

表1.SDP-K1和兩個(gè)AD9106-ARDZ-EBZ板的板對板連接

軟件

我們提供了在Mbed開(kāi)源軟件上開(kāi)發(fā)的示例源代碼。對這些源代碼的詳細說(shuō)明參見(jiàn)wiki頁(yè)面，開(kāi)發(fā)者稍加修改即可通過(guò)SPI對兩個(gè)評估板上的每個(gè)器件進(jìn)行獨立編程。寄存器值以及代碼的其他部分可以輕松定制，具體而言是示例3中的寄存器值（DDS生成的正弦波，具有不同的啟動(dòng)延遲和數字增益設置。修改代碼后，使用Mbed在線(xiàn)編譯器編譯程序。然后將生成的二進(jìn)制文件拖放到SDP-K1驅動(dòng)器中。同樣的過(guò)程也適用于其他應用。

說(shuō)明

如圖6的簡(jiǎn)化圖所示，器件間的輸出同步是通過(guò)測量多個(gè)器件的同一DAC輸出通道（即通道1）之間的延遲來(lái)實(shí)現的。相對于TRIG1（控制器板到板1）改變TRIG2（控制器板到板2）的連接器長(cháng)度，以及相對于時(shí)鐘1（時(shí)鐘發(fā)生器到板1）改變時(shí)鐘2（時(shí)鐘發(fā)生器到板2）的連接器長(cháng)度，這兩種情況對同步的影響可以使用示波器進(jìn)行觀(guān)察。

結果

圖9記錄了改變觸發(fā)連接器長(cháng)度時(shí)的測量結果，而圖10記錄了改變時(shí)鐘連接器長(cháng)度時(shí)的測量結果。

圖9.不同TRIG2連接器長(cháng)度下板1和板2的OUT 1之間的延遲。

如果TRIGGER引腳所連接的數字輸出具有與STM32F469NI（SDP-K1上的微控制器）類(lèi)似的驅動(dòng)特性，那么TRIGGER走線(xiàn)容差只要在5英寸以?xún)?，就能維持器件間同步。

圖10.不同時(shí)鐘2連接器長(cháng)度下板1和板2的OUT 1之間的延遲。

匹配的時(shí)鐘輸入走線(xiàn)將導致最短的器件到器件的輸出延遲，但根據特定系統中可容忍的延遲，可以相應地調整時(shí)鐘走線(xiàn)長(cháng)度容差。

結語(yǔ)

在超聲設備制造中，利用AD9106評估平臺提供的設計靈活性和定制優(yōu)勢可以縮短開(kāi)發(fā)流程和上市時(shí)間。無(wú)需設計新的發(fā)射子系統原型即可評估多個(gè)發(fā)射DAC（如AD9106）的同步。通過(guò)使用兩個(gè)AD9106-ARDZ-EBZ板、一個(gè)SDP-K1控制器板并對示例Mbed代碼進(jìn)行少量修改，就能實(shí)現對同步的評估。

(來(lái)源：ADI公司，作者：Sunshine Grace Cabatan，硬件工程師，Melissa Lorenz Lacanlale，應用工程師

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。

推薦閱讀：

解析儲能系統輸出平穩與可靠的的神秘DC/DC模塊

基于STEP FPGA的旋轉編碼器電路驅動(dòng)

有關(guān)Matter的十個(gè)關(guān)鍵問(wèn)題，你知道正確的答案嗎？

炬芯科技周正宇博士：存內計算是突破AI芯片算力和功耗矛盾的關(guān)鍵

如何設計電池充電速度快4倍的安全可穿戴設備