本文將會(huì )根據DC/AC SCAN的概念展開(kāi)描述，并將他們進(jìn)行區別對比，讓你更加全面的了解DC/AC SCAN測試技術(shù)。
SCAN技術(shù)，也就是ATPG技術(shù)-- 測試std-logic， 主要實(shí)現工具是：產(chǎn)生ATPG使用Mentor的 TestKompress和synopsys TetraMAX；插入scan chain主要使用synopsys 的DFT compiler 通常，我們所說(shuō)的DCSCAN就是normal scan test 即慢速測試，測試頻率是10M-30M ，AC SCAN 也就是at-speed scan 即實(shí)速測試，測試頻率與芯片真實(shí)工作頻率是一樣的。
70年代到1995年這段時(shí)間里，由于芯片的工作頻率很低只有20-100M，scan測試只有DC SCAN，我們就能捕捉到所有std-logic的制造缺陷。但是1995年以后，測試科學(xué)家和工程師發(fā)現通過(guò)DC SCAN測試沒(méi)有缺陷的芯片在高工作頻率下使用會(huì )有問(wèn)題。其根本原因是隨著(zhù)制造工藝向深亞微米邁進(jìn)，芯片的工作頻率也提高到200M-1G，原來(lái)的SCAN測試方法和模型不再能捕捉到所有的std-logic的制造缺陷。大家的一致想法就是-“奔跑吧，SCAN” ，把SCAN的頻率增加到與芯片的真實(shí)工作頻率一致，同時(shí)使用新的TransiTIon atpg model來(lái)產(chǎn)生測試pattern.
下面我們介紹DC SCAN與AC SCAN的異同
現在的工業(yè)量產(chǎn)的高速芯片都會(huì )要求能做DC SCAN測試和AC SCAN測試，所以DFT工程師也要同時(shí)插入兩種測試電路，產(chǎn)生兩套測試patterns。
具體實(shí)現流程如下
1 讀入沒(méi)有插入scan的網(wǎng)表
2 使用Design compiler 插入scan chain和OCC （on chipclocking）模塊，同時(shí)插入mux， fix DRC
3 使用Testcompress 實(shí)現EDT壓縮scan chain
4 使用Testcompress 產(chǎn)生測試DC/ACpattern，同時(shí)產(chǎn)生測試驗證的Testbench
5 驗證DC/AC patterns的正確性和電路的正確性
6 使用SDF，驗證DC/ACpatterns相關(guān)電路的時(shí)序是否滿(mǎn)足要求
7 使用DC/AC patterns （wgl文件）轉換成ATE所需格式，在A(yíng)TE上調試和使用
ATPG工具使用的TransiTIon faultmodel如下圖
常用的OCC電路結構如下
我們典型的插入OCC以后的電路如下圖
推薦閱讀：
一款全自動(dòng)電飯煲系統的設計與實(shí)現
中國電動(dòng)汽車(chē)百人會(huì )理事長(cháng)陳清泰先生一行調研參觀(guān)英飛凌無(wú)錫智能制造工廠(chǎng)
有機電解質(zhì)如何提升鋰硫電池穩定性的技術(shù)研究分析
