【導讀】首先，我們將簡(jiǎn)要回顧一下開(kāi)爾文分壓器DAC。這種結構很簡(jiǎn)單，但它們需要大量的電阻和開(kāi)關(guān)來(lái)實(shí)現高分辨率DAC。這個(gè)問(wèn)題的一個(gè)解決方案是稱(chēng)為R-2R DAC的DAC結構。這些結構巧妙地利用梯形網(wǎng)絡(luò )來(lái)實(shí)現電阻較少的DAC。
本文將探討電壓模式R-2R DAC結構。
在本文中，我們將探索什么是R-2R DAC以及如何實(shí)現它們。
首先，我們將簡(jiǎn)要回顧一下開(kāi)爾文分壓器DAC。這種結構很簡(jiǎn)單，但它們需要大量的電阻和開(kāi)關(guān)來(lái)實(shí)現高分辨率DAC。這個(gè)問(wèn)題的一個(gè)解決方案是稱(chēng)為R-2R DAC的DAC結構。這些結構巧妙地利用梯形網(wǎng)絡(luò )來(lái)實(shí)現電阻較少的DAC。
什么是數字轉換器？
數模轉換器（DAC）接收以數字代碼表示的數據，并產(chǎn)生等效模擬輸出（見(jiàn)下面的圖1）。值得一提的是，除了數字輸入外，DAC還需要模擬基準電壓或電流才能工作。該基準電壓源可在DAC芯片內部產(chǎn)生，也可在外部提供。
圖1. 圖片由 ADI公司.
上述理想傳遞函數對應于一個(gè)三位單極性DAC。請注意，DAC輸入和輸出都是量化值，傳遞函數實(shí)際上由八個(gè)點(diǎn)組成（而不是穿過(guò)這八個(gè)點(diǎn)的線(xiàn)）。此外，模擬輸出（輸入代碼全為1的輸出）比滿(mǎn)量程（FS）值低。
串式DAC（開(kāi)爾文分頻器）簡(jiǎn)介：2的問(wèn)題n 電阻
產(chǎn)生圖1傳遞函數的基本結構如下圖2所示。這種結構稱(chēng)為串式DAC或開(kāi)爾文分壓器，使用八個(gè)相等的電阻串聯(lián)來(lái)產(chǎn)生三位DAC的八個(gè)不同電壓電平。例如，要產(chǎn)生等于 V 的模擬輸出裁判/4，我們只需要轉動(dòng)開(kāi)關(guān)SW4 上。
輸出緩沖器用于防止電阻串受到DAC輸出節點(diǎn)V的任何負載效應代數轉換器.
圖2
開(kāi)爾文分頻器的一個(gè)主要缺點(diǎn)是n位DAC需要2n 電阻器和開(kāi)關(guān)。這就是為什么使用這種方法來(lái)構建高分辨率DAC并不容易的原因（盡管可以將開(kāi)爾文分頻器與其他技術(shù)結合使用來(lái)構建更復雜的DAC）。
然而，有一種有趣的方法，它使用梯形網(wǎng)絡(luò )來(lái)顯著(zhù)減少電阻器的數量。這些結構稱(chēng)為R-2R DAC，將在下一節中討論。
分析 R-2R DAC 電路
基本的四位R-2R電壓模式DAC如圖3所示。數字代碼應應用于輸入 D3...D0，其中 D3 是有效位 （MSb），D0 是有效位 （LSb）。請參考Robert Keim之前的文章以了解更多信息 /有效位/字節和字節序.
如您所見(jiàn)，梯形圖中有兩種不同的電阻值（R 和 2R）。
圖3
R-2R DAC 電阻器
一些觀(guān)察可以使電路的分析更簡(jiǎn)單：
在每個(gè)R電阻的左側，我們總是會(huì )看到R的等效電阻。如圖 4 中的藍色箭頭所示。
考慮到前面的觀(guān)察結果，我們知道從R電阻的右側端子看，我們總是會(huì )看到一個(gè)2R的等效電阻（圖4中的紅色箭頭）。
請注意，為了計算等效電阻，施加到 D3...D0 的電壓源對地短路。
圖 4
電路操作
現在讓我們檢查電路操作。假設 D0 連接到 V REF并且其他位為邏輯低電平；我們得到圖5中的電路。
圖 5
應用戴維寧定理，我們可以對虛線(xiàn)左側的電路建模，如圖 6 所示。
圖 6
戴維南等效電壓為VREF除以2，戴維南等效電阻等于R。
現在，我們使用這個(gè)等效電路，得到圖 7 中的電路。
圖 7
使用戴維南方程簡(jiǎn)化 R-2R DAC 電路
如果我們考慮圖7中虛線(xiàn)左側的電路，我們會(huì )觀(guān)察到重復的模式。有兩個(gè)2R電阻和一個(gè)電壓源。這部分電路的戴維寧等效值如圖8所示。
圖8
因此，V裁判 再次降低兩倍，等效電阻仍為R。如果我們將此模型連接到電路的其余部分，則先前的模式將再次出現。如圖 9 所示。
圖9
考慮到我們之前的簡(jiǎn)化，我們可以很容易地在虛線(xiàn)左側找到電路的戴維寧等效物。戴維寧電壓將為V裁判/8，戴維寧電阻將為2R。插入戴維寧等價(jià)物，我們得到圖 10。
圖10
考慮到 虛擬地面 在運算放大器的反相輸入端，我們可以看到?jīng)]有電流流過(guò)電阻，導致D3輸入接地，因此電流（V裁判/8）/2R 將流過(guò)反饋電阻 （RF).假設 RF=2R，輸出電壓將為 VDAC = -2R ? （V裁判/8）/2R = -V裁判/8.該輸出電壓對應于DAC LSB。
現在，讓我們檢查其他數字輸入組合。假設 D1 連接到 V裁判 其他位邏輯低電平?？紤]到我們的個(gè)觀(guān)察結果，我們可以對電路進(jìn)行建模，如圖11所示。
圖11
應用戴維寧定理，我們得到以下原理圖。
圖12
這與圖 9 相同，只是輸入為 V裁判/2 而不是 V裁判/4.考慮D的結果3D2D1D0 = 0001，如果 RF = 2R 我們得到 V代數轉換器 = -V裁判/4.
如果 D2 連接到 V裁判 其他三位邏輯低電平，我們得到圖13中的模型。
圖13
應用戴維寧定理，我們得到圖14中的電路。
圖14
考慮到運算放大器反相輸入端的虛地，電流 (V REF /2)/2R 應該流過(guò)反饋電阻。因此，我們有：V DAC = -V REF /2。
為了檢查 MSB，我們假設 D3 連接到 V REF（邏輯高電平），其他三位接地（邏輯低電平）。在這種情況下，我們獲得圖 15 中的模型。
圖 15
因此，輸出電壓將為 V DAC = -(V REF /2R)?2R = -V REF。
總而言之，連接輸入 D3， D2， D1和 D0 到 V裁判 可分別產(chǎn)生-V的電壓步長(cháng)裁判， -V裁判/2， -V裁判/4 和 -V裁判/8.這些電壓階躍是執行數模轉換時(shí)所需的基準電壓的二進(jìn)制加權分數。由于電路是線(xiàn)性的，輸入的組合將產(chǎn)生相應的輸出電壓階躍的相同組合。例如，如果 D0 和 D1 連接到 V裁判 和 D2 和 D3 邏輯低電平，輸出將為-V裁判/8 -V裁判/4 = -3V裁判/8.注意反饋電阻，RF，直接影響DAC的增益。
電壓模式R-2R DAC的一些重要特性
R-2R梯形網(wǎng)絡(luò )中的電阻連接永遠不會(huì )被開(kāi)關(guān)斷開(kāi)（如開(kāi)爾文分壓器）。該設計使得無(wú)論對DAC施加何種數字代碼，運算放大器的反相端始終具有恒定的等效電阻。換句話(huà)說(shuō)，梯形網(wǎng)絡(luò )的輸出阻抗是恒定的。這使得放大器或單位增益緩沖器的穩定更加容易。
但是，基準電壓源觀(guān)察到梯形圖網(wǎng)絡(luò )的負載阻抗變化。因此，參考發(fā)生器應該能夠產(chǎn)生適用于寬負載電阻范圍的電壓。
如果與理想元件值的偏差相對較大，則R-2R DAC的輸入至輸出響應可以是非單調的。單調DAC響應要么完全不增加，要么完全不減少。例如，開(kāi)爾文分頻器的輸入-輸出特性是單調的。如果我們增加輸入數字代碼，輸出模擬電壓將增加或（在壞的情況下）保持其值;它不會(huì )減少。因此，組件不匹配不會(huì )導致非單調響應。
R-2R DAC的情況并非如此。采用圖4的結構，模擬輸出應隨著(zhù)輸入代碼的增加而減小。但是，假設由于電阻值不匹配，對應于MSB的輸出電壓階躍為-3?V裁判/4而不是理想值 -V裁判.如果輸入代碼從 0111 更改為 1000，則輸出將從 -V裁判/2 - V裁判/4 - V裁判/8 = -7?V裁判/8 至 -3?V裁判/4.
因此，如果我們有不匹配，輸入代碼的增加會(huì )導致模擬輸出電壓的增加，因此輸入到輸出的響應可以是非單調的！請注意，某些應用需要在閉環(huán)系統中使用DAC。在這些情況下，非單調DAC響應可能會(huì )改變 負面反饋 到積極的反饋。這就是為什么單調性可能很重要，具體取決于應用。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
設計一款具有過(guò)溫管理功能的USB供電RF功率放大器
