中心議題：

• 討論輻射發(fā)射產(chǎn)生的原因
• 詳細描述解決高速電路輻射發(fā)射超標的過(guò)程

解決方案：

• 使中頻板停止工作，排除中頻板產(chǎn)生干擾的可能
• 使用SDRAM_CLK0作為SDRAM工作時(shí)鐘
• 采用關(guān)斷干擾源 、減小高頻電流幅度解決輻射發(fā)射超標問(wèn)題

問(wèn)題的提出
通信技術(shù)的發(fā)展要求器件的速度愈來(lái)愈高，由此引起的電磁兼容問(wèn)題就更加嚴重。本文以無(wú)線(xiàn)寬帶接入系統的終端用戶(hù)單元（SU）為例，來(lái)探討通信產(chǎn)品的輻射發(fā)射超標問(wèn)題。
 
無(wú)線(xiàn)寬帶接入系統的終端用戶(hù)單元由860小系統、8240小系統、FPGA(現場(chǎng)可編程門(mén)陣列)和基帶中頻單元組成，其中860小系統、8240小系統和FPGA電路在一塊PCB（印刷電路板）上，稱(chēng)為網(wǎng)絡(luò )接口板；基帶中頻電路單獨為一塊PCB，稱(chēng)為基帶中頻板。二者通過(guò)插座相連，傳遞信號和電源。設備外殼為注塑殼體，內層沒(méi)有噴涂導電漆。筆者對該產(chǎn)品輻射發(fā)射指標進(jìn)行了測試。
 
測試環(huán)境為電波暗室，測試設備為寬帶天線(xiàn)、頻譜分析儀和信號放大器，天線(xiàn)可以在1 m與4 m高度范圍內升降，被測產(chǎn)品放置在一個(gè)可360°旋轉的平臺上，距離天線(xiàn)3 m。測量時(shí)轉動(dòng)平臺，升降天線(xiàn)找到最大干擾，天線(xiàn)測量取水平和垂直兩種極化。 

 
按照接入設備的電磁兼容(EMC)測試要求，設備上電正常運行，測試儀器在30～1 000 MHz的頻率范圍內進(jìn)行掃描，其中在30～230 MHz頻率范圍內要求電磁干擾（EMI）的準峰值低于40 dBuV/m，在230～1000 MHz頻率范圍內，EMI的準峰值低于47 dBuV/m。測試的結果是：在垂直方向上，412.5 MHz處超標4.08 dB，577.5 MHz處超標3.5 dB；在水平方向上，577.5 MHz處超標7.9 dB，參見(jiàn)圖1。
 
考慮到中頻板上有調制解調電路，其載波頻率比較高(為349 MHz)，為此將中頻板的5 V和3.3 V工作電源斷開(kāi)，使中頻板停止工作。再測試設備的電磁干擾時(shí)，仍然在上述兩個(gè)頻點(diǎn)處有超標，因而可以排除中頻板產(chǎn)生上述頻點(diǎn)干擾的可能。
　　
原因分析
任何電磁兼容性問(wèn)題都包含3個(gè)要素，即干擾源、敏感源和耦合路徑，這3個(gè)要素中缺少一個(gè)，電磁兼容問(wèn)題就不會(huì )存在。因此，在解決電磁兼容問(wèn)題時(shí)，也要從這3個(gè)要素著(zhù)手進(jìn)行分析，再根據具體情況，采取適當的措施消除其中的一個(gè)。

首先從干擾源開(kāi)始分析。在通信產(chǎn)品中，電路的工作時(shí)鐘越來(lái)越高，信號的上升/下降沿越來(lái)越陡，由此帶來(lái)的電磁兼容問(wèn)題也愈加尖銳。數字電路的電磁兼容設計中要考慮的是數字脈沖的上升沿和下降沿決定的頻帶寬，而不是數字脈沖的重復頻率。根據經(jīng)驗公式，計算EMI發(fā)射帶寬的公式可以表示為：
　　f＝0.35／Tr (1)
其中，f是頻率(單位是GHz)，Tr是信號上升/下降時(shí)間(單位是ns)。由此不難看出，一個(gè)具有2 ns上升沿的時(shí)鐘信號輻射能量的帶寬可達160 MHz，其輻射帶寬可達10倍頻，即1.6 GHz。
 
在電工學(xué)中，周期電流、電壓、信號等都可以用一個(gè)周期信號來(lái)表示，即f(t)＝f(t＋kT)，T為周期函數的周期。如果給定的周期函數同時(shí)有滿(mǎn)足狄里赫利條件，則可以將其展開(kāi)成付立葉級數：
　　
將第1項A0稱(chēng)為直流分量，第2項稱(chēng)為一次諧波(或基波分量)，其他各項統稱(chēng)為高次諧波，即2次、3次、4次……k次諧波。一個(gè)理想的方波信號包含了豐富的諧波分量。在實(shí)際的數字電路中，方波并不是理想的，它有一定的上升和下降時(shí)間。方波頻譜包絡(luò )線(xiàn)的衰減率不僅與方波的頻率有關(guān)，而且還與方波脈沖的持續時(shí)間有關(guān)。方波脈沖的持續時(shí)間越短，高次諧波的干擾幅度越大。

因為終端網(wǎng)絡(luò )接口板上沒(méi)有412.5 MHz和577.5 MHz這兩個(gè)頻率信號，所以懷疑這兩個(gè)頻點(diǎn)可能是某些頻率信號的諧波分量。高速電路中，時(shí)鐘電流是第一輻射源。筆者對終端網(wǎng)絡(luò )接口板上的各時(shí)鐘信號進(jìn)行了統計，如表1所示。 
 

通過(guò)粗略計算，412.5 MHz信號近似等于83.3 MHz的5次諧波(83.3×5＝416.5 MHz)，而577.5 MHz近似等于83.3 MHz的7次諧波(83.3×7＝583.1 MHz)。 
 

圖2所示為8240時(shí)鐘信號的產(chǎn)生原理圖。8240外部有源晶振產(chǎn)生33 MHz的振蕩頻率，送入8240芯片，經(jīng)內部PLL(鎖相環(huán))鎖相倍頻，輸出83.3 MHz頻率，作為SDRAM(同步動(dòng)態(tài)隨機讀寫(xiě)存儲器)的工作時(shí)鐘，8240有4個(gè)引腳可以同時(shí)送出該83.3 MHz的時(shí)鐘：SDRAM_CLK0～SDRAM_CLK3，而且可以在8240內部寄存器中設置開(kāi)關(guān)。該單板在電路設計時(shí)，使用SDRAM_CLK0作為SDRAM工作時(shí)鐘，另一路SDRAM_CLK3送至一測試點(diǎn)，方便調試時(shí)測量時(shí)鐘信號，其余2路設置為關(guān)閉狀態(tài)，不對外輸出時(shí)鐘。
　　
初步試驗
為了證實(shí)412.5 MHz和577.5 MHz這兩個(gè)干擾頻點(diǎn)是83.3 MHz時(shí)鐘所致，筆者先嘗試將8240的PLL配置電路取消，即8240鎖相環(huán)不工作，不對外輸出83.3 MHz時(shí)鐘，再進(jìn)入電波暗室測試。結果發(fā)現，在30～1 000 MHz的掃描頻段中無(wú)超標頻點(diǎn)，獲得的測試曲線(xiàn)都在標準規定的準峰值以下。因此，可以判斷干擾源就是8240輸出的83.3 MHz時(shí)鐘信號。
 
干擾源雖然定位了，但系統在實(shí)際應用中83.3 MHz時(shí)鐘是必須要輸出的，接下來(lái)的問(wèn)題就是如何解決83.3 MHz時(shí)鐘引起的EMI問(wèn)題。因為電路的結構方案已經(jīng)確定，想要去掉敏感源，難度太大，因此重點(diǎn)要從尋找干擾耦合路徑入手。
 
在通信產(chǎn)品中，通常輻射的根源在其數字電路部分，而數字電路的輻射按其方式可分為差模輻射和共模輻射：差模輻射是由于電流流過(guò)電路中的導線(xiàn)環(huán)路造成的，這些環(huán)路相當于正在工作的小天線(xiàn)，向空間輻射磁場(chǎng)，差模輻射與環(huán)路電流和環(huán)面積成正比，與電流頻率的平方成正比；共模輻射是由于電路中存在不希望的電壓造成的，此電壓降使系統中某些部分處于高電位的共模電壓下，PCB板上的信號線(xiàn)在共模電壓的作用下被激勵，形成輻射電場(chǎng)的天線(xiàn)輻射與頻率、天線(xiàn)長(cháng)度及流經(jīng)天線(xiàn)的共模電流的幅度成正比。
　　
解決方法
了解了輻射發(fā)射的機理后，可采取以下措施進(jìn)行解決：
a.關(guān)斷干擾源
在單板的表層有一測試孔，就是圖2中的SDRAM_CLK3信號，頻率為83.3 MHz，作為調試中測量時(shí)鐘信號所用。因為該信號屬于無(wú)負載形式，而且頻率比較高，在物理上可以等效于一個(gè)天線(xiàn)，向空間輻射高頻電磁波，該電磁波包含了83.3 MHz的高次諧波。

筆者修改8240控制寄存器，將SDRAM_CLK3信號屏蔽，不對外輸出83.3 MHz時(shí)鐘，再次進(jìn)行EMI測試，結果577.5 MHz在垂直和水平方向上均沒(méi)有超標，412.5 MHz在垂直方向有3.85 dB的裕量，在水平方向有0.25 dB的裕量。這說(shuō)明該測試點(diǎn)的輻射效應還是很強烈的，關(guān)閉該測試點(diǎn)也是有效的。 (2)減小地噪聲。

上述測試結果的前提條件是基帶中頻板沒(méi)有加電運行。實(shí)際應用時(shí)，中頻板也應處于工作狀態(tài)。在恢復給中頻板的供電后，測試結果立刻變化：412.5 MHz點(diǎn)在水平方向超標4.21 dB，在垂直方向超標4.51 dB；而577.5 MHz在水平方向超標5 dB，垂直方向無(wú)超標。

對中頻板單獨進(jìn)行測試，未發(fā)現以上2處超標頻點(diǎn)。利用直流穩壓源對單板測試，在這2點(diǎn)仍然存在干擾，排除了電源單體引發(fā)干擾的可能。這一現象表明，隨著(zhù)中頻板的工作，電源的工作電流增大，地噪聲引起的共模干擾增強，83.3 MHz的諧波通過(guò)地噪聲增大了輻射強度。

筆者用高速示波器測量出網(wǎng)絡(luò )接口板的工作地噪聲(Vp-p)為96 mV，中頻板工作后，噪聲增至130 mV以上。此測量方法可能存在偏差，但總體的趨勢是2塊單板同時(shí)工作后，的確增加了地線(xiàn)噪聲，對EMI有一定的影響，只不過(guò)影響是有限的。

在PCB布線(xiàn)時(shí)，筆者已經(jīng)考慮到了高速信號線(xiàn)的EMI問(wèn)題，因此一些關(guān)鍵信號線(xiàn)、高速時(shí)鐘線(xiàn)均在PCB內層布線(xiàn)，夾在電源層和地層之間，應該說(shuō)屏蔽措施是比較可靠的。進(jìn)一步還可以考慮在83.3 MHz時(shí)鐘線(xiàn)兩側采取"包地"的方法，用兩根平行的地線(xiàn)將該時(shí)鐘線(xiàn)包裹起來(lái)，可以在一定程度上減小EMI發(fā)射。
 
b.減小高頻電流幅度
在高速電路中，PCB線(xiàn)和集成電路的引腳上都不同程度地存在寄生電阻、寄生電容和寄生電感，在不同的頻率下呈現不同的阻抗特性，從信號完整性的角度來(lái)看，串聯(lián)阻抗匹配能夠有效抑制信號反射和振蕩，而這兩者恰恰是EMI的主要來(lái)源。
 
83.3 MHz的時(shí)鐘線(xiàn)是否因為線(xiàn)路阻抗匹配不當，在線(xiàn)路上引起信號反射而導致EMI超標呢？在單板的設計階段，筆者使用Cadence公司的SI(信號完整性)仿真工具Signal Explore，對關(guān)鍵信號的串聯(lián)匹配電阻進(jìn)行了細致的仿真，選擇51R匹配電阻，較好地抑制了時(shí)鐘信號的過(guò)沖和振蕩，從而最大程度地限制了EMI發(fā)射強度。選擇阻值更大的匹配電阻固然可以將信號過(guò)沖壓制得更低一些，同時(shí)EMI發(fā)射也將因此改善，但此舉會(huì )引起信號上升/下降沿變緩，嚴重時(shí)會(huì )導致系統時(shí)序出錯，引發(fā)一系列SI問(wèn)題。因此，對匹配電阻的選擇要適可而止，須兼顧信號質(zhì)量和時(shí)序的雙重需要。 

 
至此，從電路設計上暫時(shí)還沒(méi)有更好的改進(jìn)辦法。在結構工程師的協(xié)助下，將終端單元使用的注塑殼體內表面噴涂導電漆，對輻射電磁波進(jìn)行屏蔽，網(wǎng)絡(luò )接口板和基帶中頻板均加電運行，再次測試的結果如圖3所示。從圖3可見(jiàn)，在30～1 000 MHz的頻段內，沒(méi)有超標頻點(diǎn)，筆者最關(guān)心的412.5 MHz在垂直方向有10.49 dB的裕量，577.5 MHz在垂直方向有6.9 dB的裕量。由此可見(jiàn)，在水平方向有2.1 dB的裕量，屏蔽的效果比預期的要好。根據經(jīng)驗，噴涂導電漆前后的信號衰減一般在2～3 dB，而這次試驗的結果衰減了將近10 dB！
　　
結論
筆者一直負責通信產(chǎn)品的電磁兼容性能的測試并作相應的解決方法的研究，曾先后對終端網(wǎng)絡(luò )接入單元和基站接入單元進(jìn)行了多項電磁兼容測試。在所有的測試項目中，最難通過(guò)、也最難解決的就是輻射發(fā)射指標超標的問(wèn)題。
 
難點(diǎn)之一是尋找干擾源。大多來(lái)自高速時(shí)鐘信號的高次諧波，尤其是奇次諧波：3、5、7、9次，像本文提到的就是5次和7次諧波。與此同時(shí)，還要排除其他成分的干擾可能，如筆者分別對中頻板和電源單體進(jìn)行測試，逐一排除，最終將干擾源定位在83.3 MHz時(shí)鐘源上。
 
難點(diǎn)之二是干擾源定位后，對策也很難選擇。首先從輻射產(chǎn)生的機理，尋找最有可能產(chǎn)生天線(xiàn)效應的信號線(xiàn)，像本文描述的表層測試孔。最有效的方法就是切斷輻射路徑，使之不能成為良好的發(fā)射天線(xiàn)。

信號線(xiàn)的阻抗匹配不當引發(fā)的信號反射和振蕩也是EMI的重要原因，最佳方法是在設計階段對信號進(jìn)行嚴格細致的仿真，從信號完整性的角度首先解決之。
 
能夠從電路設計方面最大限度地抑制EMI是最好的，實(shí)在無(wú)能為力的情況下應該考慮從結構工藝方面著(zhù)手，增加屏蔽措施，本文提到的注塑殼體內層表面噴涂導電漆對EMI的抑制效果是顯而易見(jiàn)的。