【導讀】本實(shí)驗活動(dòng)的目標是進(jìn)一步強化上一個(gè)實(shí)驗活動(dòng) “ADALM2000實(shí)驗：使用CD4007陣列構建CMOS邏輯功能” 中探討的CMOS邏輯基本原理，并獲取更多使用復雜CMOS門(mén)級電路的經(jīng)驗。具體而言，您將了解如何使用CMOS傳輸門(mén)和CMOS反相器來(lái)構建D型觸發(fā)器或鎖存器。
背景知識
為了在本實(shí)驗活動(dòng)中構建邏輯功能，需要使用 ADALP2000 模擬部件套件中的CD4007 CMOS陣列和分立式NMOS和PMOS晶體管（ZVN2110A NMOS和ZVP2110A PMOS）。CD4007由3對互補MOSFET組成，如圖1所示。每對共用一個(gè)共柵（引腳6、3和10）。所有PMOSFET（正電源引腳14）以及NMOSFET（地引腳7）的襯底都共用。左邊的互補MOSFET對，NMOS源極引腳連接到NMOS襯底（引腳7），PMOS源極引腳連接到PMOS襯底（引腳14）。另外兩對均為通用型。右邊的互補MOSFET對，NMOS的漏極引腳連接到PMOS的漏極引腳，即引腳12。
圖1. CD4007功能框圖。
CD4007是一款多功能IC，我們在上一個(gè)實(shí)驗活動(dòng)中已有所了解。例如，單個(gè)CD4007可用于構建一個(gè)反相器鏈（包括三個(gè)反相器）、一個(gè)反相器加上兩個(gè)傳輸門(mén)或其他復雜的邏輯功能，如NAND和NOR門(mén)。反相器和傳輸門(mén)尤其適合構建D型鎖存器或主/節點(diǎn)觸發(fā)器。
靜電放電
CD4007與許多CMOS集成電路一樣，很容易被靜電放電損壞。CD4007包括二極管，可防止其受靜電放電的影響，但如果操作不當仍可能會(huì )損壞。使用對靜電敏感的電子產(chǎn)品時(shí)，通常會(huì )使用防靜電墊和腕帶。然而，在家里（正規的實(shí)驗環(huán)境之外）工作時(shí)，可能沒(méi)有這些物品。避免靜電放電的一種低成本方法是在接觸IC之前先使自己接地。在操作CD4007之前，使積聚的靜電放電將有助于確保在實(shí)驗過(guò)程中不會(huì )損壞芯片。
材料
● ADALM2000 主動(dòng)學(xué)習模塊
● 無(wú)焊試驗板
● 1個(gè)CD4007（CMOS陣列）
● 2個(gè)ZVN2110A NMOS晶體管
● 2個(gè)ZVP2110A PMOS晶體管
說(shuō)明
現在我們將結合使用之前練習中的反相器鏈構建的雙傳輸門(mén)來(lái)構建D型鎖存器，如圖2所示。兩個(gè)傳輸門(mén)協(xié)同工作以實(shí)現D型鎖存器。在鎖存器的透明模式下，當CLK=0時(shí)，第一個(gè)傳輸門(mén)（左）打開(kāi)，同時(shí)第二個(gè)傳輸門(mén)（右）關(guān)閉。D通過(guò)第一個(gè)傳輸門(mén)和兩個(gè)串聯(lián)的反相器傳輸至輸出端(Q)。在鎖存器的保持模式下，當CLK=1時(shí)，第一個(gè)傳輸門(mén)關(guān)閉，但第二個(gè)傳輸門(mén)打開(kāi)。因此，輸入端D中的任何變化都不會(huì )反映在輸出端Q上。不過(guò)，現已開(kāi)啟的第二個(gè)傳輸門(mén)可確保通過(guò)在兩個(gè)串聯(lián)的反相器周?chē)纬傻拈]合正反饋回路來(lái)保留Q上先前的邏輯電平。在無(wú)焊試驗板上構建圖2所示的D型鎖存器電路。器件M1至M6采用CD4007 CMOS陣列，兩個(gè)反相器級中的每一級（反相器級M7和M8，以及M9和M10）使用一個(gè)ZVN2110A NMOS和一個(gè)ZVP2110A PMOS。電路使用ADALM2000的固定5 V電源供電。
圖2. D型鎖存器。
硬件設置
在實(shí)驗最初，將兩個(gè)AWG輸出配置直流源。根據需要，示波器通道將用于監控電路的輸入和輸出。固定5 V電源用于為電路供電。在此實(shí)驗中，應禁用固定–5 V電源。
圖3. D型鎖存器試驗板連接。
程序步驟
連接引腳1和9，鎖存器的D輸入端連接到AWG1的輸出端。連接引腳4和11，鎖存器的Q輸出端連接到示波器通道2。連接引腳6，作為連接到AWG2的CLK。確保打開(kāi)固定5 V電源。
首先，打開(kāi)AWG控制界面并將AWG2設置為0 V直流電壓，對CLK施加邏輯低電平。將AWG1設置為5 V直流電壓，對D輸入端施加邏輯高電平。
觀(guān)察示波器通道2上鎖存器的輸出端Q。示波器界面上應顯示穩定的5 V電壓。捕獲屏幕截圖。
圖4. Scopy屏幕截圖。
將AWG1設置為0 V直流電壓，對D輸入端施加邏輯低電平。觀(guān)察示波器上的輸出。這是鎖存器的透明模式。此時(shí)應能看到示波器通道2也是0 V直流電壓?，F在將AWG2設置為5 V直流電壓，對CLK施加邏輯高電平。同時(shí)將AWG1設置為5 V直流電壓，對D輸入端施加邏輯高電平。
觀(guān)察示波器界面上的Q輸出。由于D輸入端之前為低電平，因此盡管將D更改為邏輯高電平，仍會(huì )顯示穩定的低電平。捕獲屏幕截圖。這是電路的保持模式。
圖5. Scopy屏幕截圖。
現在將兩個(gè)AWG通道均配置為峰峰值為5V的方波。將AWG1設置為1 kHz頻率，將AWG2設置為2 kHz頻率或AWG1頻率的兩倍。將AWG2的相位設置為0度。確保將AWG設置為同步運行。
觀(guān)察示波器界面上在上述CLK和D輸入下相應的Q輸出。捕獲各種波形并保存截圖，用于包含在實(shí)驗報告中。
圖6. Scopy屏幕截圖。
現在將AWG2的相位設置為90度。再次觀(guān)察示波器界面上在此時(shí)CLK和D輸入下相應的Q輸出。與AWG2相位為0度時(shí)相比有何變化？說(shuō)明原因。捕獲各種波形并保存截圖，用于包含在實(shí)驗報告中。
圖7. Scopy屏幕截圖。
問(wèn)題
單個(gè)D型鎖存器將使輸入信號延遲1/2時(shí)鐘周期。說(shuō)明時(shí)鐘相位相反的兩個(gè)串聯(lián)D型鎖存器如何構成主節點(diǎn)D型觸發(fā)器，可以使輸入信號延遲一個(gè)完整的時(shí)鐘周期。
如果還有CD4007陣列可用，可構建主節點(diǎn)D型觸發(fā)器作為額外的練習。
替代形式
圖2所示的D型鎖存器使用具有NMOS和PMOS晶體管的互補傳輸門(mén)。單個(gè)NMOS或PMOS無(wú)法傳遞具有相同強度（即導通電阻）的高低邏輯電平。單個(gè)NMOS器件可以傳遞強邏輯電平0，但會(huì )傳遞弱邏輯電平1。相反，單個(gè)PMOS器件可以傳遞強邏輯電平1，但會(huì )傳遞弱邏輯電平0。
在許多集成電路設計案例中，內部信號僅在內部電路模塊之間傳遞，此時(shí)單個(gè)NMOS或PMOS晶體管傳遞的非對稱(chēng)驅動(dòng)不是主要問(wèn)題。在這種情況下，鎖存器中固有的正反饋可能會(huì )有所幫助?？梢圆捎煤?jiǎn)化的D型鎖存器，即只使用6個(gè)器件而不是圖2中使用的10個(gè)器件，如圖8（鎖存器在上升沿）和9（鎖存器在下降沿）所示。
圖8. 6晶體管上升沿D型鎖存器。
圖9. 6晶體管下降沿D型鎖存器。
硬件設置
圖10. 6晶體管上升沿D型鎖存器試驗板連接。
圖11. 6晶體管下降沿D型鎖存器試驗板連接。
說(shuō)明
對試驗板進(jìn)行任何更改之前，確保關(guān)閉固定5 V電源。在無(wú)焊試驗板上，將圖2中的電路重新配置為圖3中的電路。確保打開(kāi)固定5 V電源。重復相同的步驟，將AWG1連接到D輸入端，將AWG2連接到CLK輸入端。驗證鎖存器的工作情況，它將在輸入時(shí)鐘的適當邊沿鎖存邏輯0和邏輯1輸入。
最后，將無(wú)焊試驗板上的電路重新配置為圖4中的電路。確保打開(kāi)固定5 V電源。重復相同的步驟，將AWG1連接到D輸入端，將AWG2連接到CLK輸入端。驗證鎖存器的工作情況，它將在輸入時(shí)鐘的適當邊沿鎖存邏輯0和邏輯1輸入。
替代元件選擇
使用四個(gè)獨立NMOS和PMOS晶體管（ZVN2110A和ZVP2110A）構建的反相器對也可以由第二個(gè)CD4007 IC構成，也可以使用例如 74HC04 或CD4049 等六反相器 IC 的 CMOS 反相器。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
納芯微驅動(dòng)芯片助力工業(yè)自動(dòng)化和汽車(chē)應用發(fā)展
