【導讀】自20世紀60年代首次生產(chǎn)出集成邏輯門(mén)以來(lái)，各種數字邏輯電路技術(shù)層出不窮。本次實(shí)驗將研究晶體管-晶體管邏輯(TTL)電路逆變器（非門(mén)）和2輸入NAND門(mén)配置。
背景知識
TTL逆變器的原理圖如圖1所示。此電路克服了單晶體管逆變器電路的局限性?；綯TL逆變器由三級組成：電流導引輸入、分相級和輸出驅動(dòng)級。
圖1. TTL逆變器
輸入級晶體管Q1執行電流導引功能，可以將它視為背靠背二極管布置。晶體管以正向或反向模式工作，使電流流入或流出第二級晶體管的基極Q2。正向電流增益?F遠大于反向電流增益?R。關(guān)斷時(shí)，它提供更高的放電電流來(lái)給基極放電。
圖2. 輸入電流導引級的等效電路
圖1中的第二級晶體管Q2使用分相器來(lái)驅動(dòng)上拉和下拉輸出級的兩半。它允許以相反相位產(chǎn)生輸入條件，從而可以反相驅動(dòng)輸出晶體管。這樣，Q4關(guān)斷時(shí)Q3可以導通，反之亦然，如圖3所示。
圖3. 分相級
輸出晶體管對Q3和Q4與二極管D1一起被稱(chēng)為圖騰柱輸出，如圖4所示。這種輸出配置提供了主動(dòng)拉電流或灌電流的能力，對于驅動(dòng)容性負載很有用。電阻R4用于限制VCC提供的電流。在穩態(tài)條件下，一次只有一個(gè)晶體管導通。
圖4. 輸出級
二極管D1用于提高Q4的有效導通電壓，使其能夠在Q3完全導通之前關(guān)斷。這有助于防止邏輯狀態(tài)轉換期間潛在的大浪涌電流流入輸出級。電阻R4還用于限制輸出級中允許流動(dòng)的電流。缺點(diǎn)是邏輯高電平會(huì )降低，降幅為二極管壓降，如圖11所示。
材料
● ADALM2000 主動(dòng)學(xué)習模塊
● 無(wú)焊試驗板
● 跳線(xiàn)
● 一個(gè)100 kΩ電阻
● 一個(gè)2.2 kΩ電阻
● 一個(gè)470 Ω電阻
● 一個(gè)100 Ω電阻
● 一個(gè)小信號二極管(1N914)
● 五個(gè)小信號NPN晶體管（2N3904和/或SSM2212）
TTL逆變器
說(shuō)明
ADALP2000 模擬部件套件隨附五個(gè)2N3904 NPN晶體管。較舊的套件可能包含一對匹配的SSM2212。所示的建議試驗板布局是針對SSM2212連接。如果只使用2N3904器件，請根據需要更改布局。
在無(wú)焊試驗板上構建圖5所示TTL逆變器電路。如果使用SSM2212 NPN對，它只能替代Q3和Q4（輸出級），因為其基極和發(fā)射極端子上有內部保護二極管用以防止反向偏置。
圖5. TTL逆變器
硬件設置
將電路連接到ADALM2000輸入/輸出連接器，如圖5所示。對于未使用的示波器負輸入，在不使用時(shí)最好將其接地。
試驗板連接如圖6所示。
圖6. TTL逆變器試驗板電路
程序步驟
將波形發(fā)生器W1配置為具有0 V偏移和6 V幅度峰峰值的100 Hz三角波。在x-y模式下使用示波器觀(guān)察電路的電壓傳輸曲線(xiàn)。
圖7. TTL逆變器傳輸曲線(xiàn)
TTL NAND門(mén)
說(shuō)明
給TTL逆變器再增加一個(gè)輸入，便得到一個(gè)TTL NAND門(mén)。按照圖8所示連接TTL逆變器電路。
圖8. TTL 2輸入NAND門(mén)
硬件設置
將電路連接到ADALM2000 I/O連接器，如圖8所示。對于未使用的示波器負輸入，在不使用時(shí)最好將其接地。
試驗板連接如圖9所示。
圖9. TTL 2輸入NAND門(mén)試驗板電路
程序步驟
將波形發(fā)生器W1配置為具有0 V偏移和6 V幅度峰峰值的100 Hz三角波，將W2配置為具有0 V偏移、6 V幅度峰峰值和90°相位的100 Hz三角波。
使用示波器觀(guān)察電路的輸出Ch2。
圖10. TTL NAND門(mén)輸出波形
測量
傳輸特性
通過(guò)施加緩慢上升的輸入電壓，并確定相對于每個(gè)晶體管的導通狀態(tài)變化而發(fā)生的事件序列以及這些變化發(fā)生的臨界點(diǎn)，可以推導出TTL逆變器的傳輸特性?？紤]圖11所示的電路輸入與輸出傳輸特性曲線(xiàn)。
圖11. TTL逆變器輸入與輸出傳輸曲線(xiàn)
斷點(diǎn)P1
當輸入接近0 V且基極電流提供給Q1時(shí)，該晶體管可以在正向模式下導通。集電極電流的唯一來(lái)源是Q2的漏電流，因此Q1將被驅動(dòng)到飽和狀態(tài)。這確保了Q2關(guān)斷，進(jìn)而又意味著(zhù)Q3關(guān)斷。在沒(méi)有負載的情況下，輸出級中有漏電流流動(dòng)，這使得晶體管Q4和二極管D1在導通狀態(tài)下幾乎不傳導電流。
斷點(diǎn)P2
隨著(zhù)輸入電壓略微增加，上述狀態(tài)一直持續，直到（在Q1導通并處于飽和狀態(tài)的情況下）Q2基極的電壓上升至導通點(diǎn)。則
斷點(diǎn)P3
隨著(zhù)輸入電壓進(jìn)一步增加，Q2傳導更多電流，從而完全導通。Q2的基極電流由Q1的基極-集電極結（現在是正向偏置）提供，Q1仍處于飽和狀態(tài)。最終，Q3達到導通點(diǎn)。這發(fā)生在：
請注意，當晶體管Q3剛剛導通時(shí)，VBE3 = 0.6 V，這意味著(zhù)流過(guò)R3的電流為0.6 V/470 Ω = 1.27 mA。在線(xiàn)性活動(dòng)區工作時(shí)，Q2的集電極電流為0.97 mA × 1.27 mA = 1.23 mA。
R2兩端的電壓降即為VR2 = 1.23 mA × 2.2 kΩ = 2.7 V。
在這種情況下，Q2上的集電極到發(fā)射極電壓降為：
這證實(shí)了Q2仍在正向活動(dòng)模式下運行。
隨著(zhù)Q3開(kāi)始導通，電流通過(guò)Q4和二極管D1的傳導路徑，隨后完全導通。這種情況下：
斷點(diǎn)P4
隨著(zhù)輸入電壓進(jìn)一步增加，Q2傳導更多電流，最終進(jìn)入飽和模式。Q3也傳導更多電流，最終達到飽和點(diǎn)。當Q2傳導更多電流時(shí)，其集電極電流增加。這導致R1兩端的壓降增加，意味著(zhù)Q2上的電壓（即VCE2）下降。當此電壓降至Q4和二極管D1導通所要求的電壓以下時(shí)，二者均關(guān)斷，然后Q3飽和。
當Q3達到飽和邊緣時(shí)：
問(wèn)題：
1. 典型TTL邏輯門(mén)的輸出電路通常被稱(chēng)為圖騰柱輸出，原因是其兩個(gè)輸出晶體管相互堆疊，就像圖騰柱上的雕像一樣。具有圖騰柱輸出級的門(mén)電路能否提供負載電流、吸收負載電流或既能提供又能吸收負載電流？
您可以在 學(xué)子專(zhuān)區 論壇上找到答案。
來(lái)源：ADI
作者：Antoniu Miclaus 和 Doug Mercer
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
峰值能效超過(guò)98%！安森美用于雙向車(chē)載充電的6.6 kW CLLC參考設計
提供工業(yè)自動(dòng)化設備穩定的電源驅動(dòng)力
