【導讀】近年來(lái)，因為新能源汽車(chē)、光伏及儲能、各種電源應用等下游市場(chǎng)的驅動(dòng)，碳化硅功率器件取得了長(cháng)足發(fā)展。更快的開(kāi)關(guān)速度，更好的溫度特性使得系統損耗大幅降低，效率提升，體積減小，從而實(shí)現變換器的高效高功率密度化。但是，像碳化硅這樣的寬帶隙（WBG）器件也給應用研發(fā)帶來(lái)了設計挑戰，因而業(yè)界對于碳化硅MOSFET浪涌電流、短路能力、柵極可靠性等仍心存疑慮，對于平面柵和溝槽柵的選擇和權衡也往往迷惑不清。
碳化硅MOSFET性能如何？
650V-1200V電壓等級的SiC MOSFET商業(yè)產(chǎn)品已經(jīng)從Gen 2發(fā)展到了Gen3，隨著(zhù)技術(shù)的發(fā)展，元胞寬度持續減小，比導通電阻持續降低，器件性能超越Si器件，浪涌電流、短路能力、柵氧可靠性等可靠性問(wèn)題備受關(guān)注。那么SiC MOSFET體二極管能抗多大的浪涌電流？其短路能力如何？如何保證柵極可靠性？
SiC MOSFET的體二極管抗浪涌電流大小與芯片的大小成正比。派恩杰半導體采用自己搭建的10ms正弦半波浪涌極限測試平臺和10us方波半波浪涌極限測試平臺，對其1200V的SiC MOSFET P3M12080K3進(jìn)行抽樣測試10ms IFSM >120A, 10usIFSM>1100A。
圖1 10ms浪涌極限測試平臺
圖2 10us浪涌極限測試平臺
至于短路能力，相較于Si IGBT，SiC MOSFET電流密度更高且柵極氧化層較薄，其短路能力要弱于Si IGBT，但其依然有一定的短路能力。
下表是派恩杰半導體部分產(chǎn)品短路能力：
表1 1200V/650V MOSFET器件短路耐量
派恩杰半導體針對柵極的可靠性是嚴格按照AEC-Q101標準進(jìn)行，在柵極分別加負壓和正壓（-4V/+15V）溫度175℃下進(jìn)行HTGBR和HTRB實(shí)驗1000h無(wú)產(chǎn)品失效。除了常規AEC-Q101中要求的1000h小時(shí)實(shí)驗，派恩杰半導體對于柵極壽命進(jìn)行了大量研究。由于SiC/SiO2界面存在比Si/SiO2更大數量級的雜質(zhì)缺陷，因此SiC MOSFET通常擁有更高的早期失效概率。為了提高SiC MOSFET的柵極可靠性，通過(guò)篩選識別并出早期失效非常重要。派恩杰半導體通過(guò)TDDB實(shí)驗建立柵氧加速模型并建立篩選機制來(lái)消除潛在的失效可能性器件。
除了TDDB外，當正常器件使用時(shí)，由于半導體-氧化界面處缺陷的產(chǎn)生或充放電，SiC MOSFET的閾值電壓會(huì )有漂移現象，閾值電壓的漂移可能對器件長(cháng)期運行產(chǎn)生明顯影響。派恩杰半導體在高溫條件下給SiC MOSFET施加恒定的DC偏壓，觀(guān)察其閾值電壓的變化量。一般施加正向偏壓應力時(shí)，閾值電壓向更高的電壓偏移；施加負向偏壓應力時(shí)，閾值電壓向更低的電壓偏移。這種效應是由于SiC/SiO2界面處或附近的載流子捕獲引起的，負向高壓使MOS界面附近的空穴被俘獲，產(chǎn)生更多的空穴陷阱；相反正向高壓造成電子的俘獲。當然，也有的競品產(chǎn)品在施加正向偏壓應力時(shí)，閾值電壓向更低的電壓偏移；施加負向偏壓應力時(shí)，閾值電壓向更高的電壓偏移。這是由于可移動(dòng)離子在SiC/SiO2界面積累造成的，正向的偏壓使得正性的可移動(dòng)離子在SiO2/SiC界面積累，造成閾值電壓負向漂移；負向的偏壓使得正性的可移動(dòng)離子在poly/SiO2界面積累，造成閾值電壓正偏。
為評估器件在使用過(guò)程中閾值電壓漂移情況，派恩杰半導體進(jìn)行了大量BTI實(shí)驗，基于實(shí)驗數據建立了PBTI&NBTI模型，借助模型可知曉器件在不同溫度和柵壓情況下的閾值電壓漂移程度。以P3M12080K4產(chǎn)品為例，該產(chǎn)品在極端應用情況下(PBTI:Vgs=19V，TA=150℃)使用20年閾值電壓的漂移情況（+0.348V）,該產(chǎn)品在極端應用情況下(NBTI:Vgs=-8V，TA=150℃)使用20年閾值電壓的漂移情況（-0.17V）。
Cascode、平面柵、溝槽柵對比
為提高高壓電源系統能源效率，半導體業(yè)者無(wú)不積極研發(fā)經(jīng)濟型高性能碳化硅功率器件，例如Cascode結構、碳化硅MOSFET平面柵結構、碳化硅MOSFET溝槽柵結構等。這些不同的技術(shù)對于碳化硅功率器件應用到底有什么影響，該如何選擇呢？
首先，Cascode是指采用SiMOSFET和常開(kāi)型的SiC JFET串聯(lián)連接，如圖3所示。當SiMOSFET柵極為高電平時(shí)，MOSFET導通使得SiCJFET的GS短路，從而使其導通。當SiMOSFET柵極為低電平時(shí)，其漏極電壓上升直至使SiC JFET的GS電壓達到其關(guān)斷的負壓時(shí)，這時(shí)器件關(guān)斷。Cascode結構主要的優(yōu)點(diǎn)是相同的導通電阻有更小的芯片面積，由于柵極開(kāi)關(guān)由SiMOSFET控制，使得客戶(hù)在應用中可以沿用Si的驅動(dòng)設計，不需要單獨設計驅動(dòng)電路。
圖3 SiC Cascode結構示意圖
派恩杰半導體認為，Cascode結構只是從Si產(chǎn)品轉向SiC產(chǎn)品的一個(gè)過(guò)渡產(chǎn)品，因為Cascode結構完全無(wú)法發(fā)揮出SiC器件的獨特優(yōu)勢。首先，由于集成了Si MOSFET限制了Cascode的高溫應用，特別是其高溫Rdson會(huì )達到常溫下的2倍；其次，器件開(kāi)關(guān)是由Si MOSFET控制，因此開(kāi)關(guān)頻率遠低于正常SiC MOSFET器件，這是由于JFET和Si MOSFET的合封，其dv/dt也只能達到10V/ns以下，而SiC MOSFET的dv/dt通?？梢缘竭_30V/ns~80V/ns。這些缺點(diǎn)使得Cascode也無(wú)法減小無(wú)源元件的尺寸，從而達到減小整體系統體積和成本的需求；最后，雖然從Cascode結構上是由SiC高壓JFET器件來(lái)承受母線(xiàn)電壓，但是在開(kāi)關(guān)過(guò)程中，MOSFET和JFET的輸出電容依然會(huì )分壓，當回路中存在電壓震蕩時(shí)，低壓Si MOSFET依然有被擊穿的風(fēng)險。
SiC MOSFET溝槽柵的主要優(yōu)勢來(lái)源于縱向溝道，這不但提高了載流子遷移率（這是由于SiC(11)晶面的遷移率高于(0001)晶面）而且可以縮小元胞尺寸從而有比平面型MOSFET更低的比導通電阻。然而，由于SiC非常堅硬，想要獲得均勻，光滑且垂直的刻蝕表面的工藝難度和控制要求都非常的高，這也是只有英飛凌和Rohm推出溝槽柵SiC MOSFET的原因。
溝槽柵工藝不僅對工藝實(shí)現要求非常高，在可靠性方面也存在一定的風(fēng)險。首先，由于溝槽刻蝕后表面粗糙度和角度的限制使得溝槽柵的柵氧質(zhì)量存在風(fēng)險；其次，由于SiC的各向異性，溝槽側壁的氧化層厚度和溝槽底部的氧化層厚度不同，因此必須采用特殊的結構和工藝來(lái)避免溝槽底部特別是拐角部分的擊穿，這也增加了溝槽柵柵氧可靠性的不確定性；最后，由于trenchMOSFET的結構，使得trench柵氧的電場(chǎng)強度要高于平面型，這也是Infineon和Rohm要做單邊和雙溝槽的原因。
SiC MOSFET平面柵則是最早也是應用最廣泛的結構，目前主流的產(chǎn)品均使用該結構。派恩杰半導體產(chǎn)品采用的是也是平面柵MOSFET結構?；谄矫鏂沤Y構，派恩杰已經(jīng)發(fā)布了650V-1700V各個(gè)電壓平臺的SiC MOSFET，而且已經(jīng)順利在新能源龍頭企業(yè)批量供貨，實(shí)現“上車(chē)”。
圖4 派恩杰產(chǎn)品發(fā)布情況
來(lái)源：三代半煉金術(shù)師
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
