【導讀】隨著(zhù)新能源時(shí)代的到來(lái)，車(chē)載充電機（OBC）以及光伏逆變器（PV inverter）等新能源應用帶來(lái)了數字控制開(kāi)關(guān)電源的高速發(fā)展。
在開(kāi)關(guān)電源的組成中，柵極驅動(dòng)器作為連接控制級與功率級的橋梁，對系統的正常運行至關(guān)重要。在新能源汽車(chē)市場(chǎng)，尤其是關(guān)乎人身安全的車(chē)載充電器應用中，對柵極驅動(dòng)器的可靠性的要求越來(lái)越高。本文以低側驅動(dòng)器為例，列舉出在柵極驅動(dòng)器的潛在失效風(fēng)險以及對應的設計指南，以便提高柵極驅動(dòng)器的可靠性。
同時(shí)本文也介紹了TI最新推出的 UCC27624是雙路低側柵極驅動(dòng)器，，低至-10V輸入端口負壓承受能力以及強大的抗電流反灌能力，使得該芯片適合高噪聲和輔助供電變壓器驅動(dòng)的應用場(chǎng)景;具有5A的驅動(dòng)能力和最大30V的驅動(dòng)電壓，高速低延遲的開(kāi)關(guān)特性。能有效驅動(dòng)金屬氧化物半導體場(chǎng)效應管（MOSFET）和絕緣柵雙極型晶體管 (IGBT)等功率開(kāi)關(guān) 。
在UCC27524A-Q1的應用案例中，通常會(huì )有兩種失效現象：
1. 芯片外圍引腳無(wú)開(kāi)短路和阻抗異?，F象，但是OUTA、OUTB無(wú)輸出；
2. 芯片輸出引腳OUTA或OUTB出現對地、VDD供電短路或者阻抗偏低；
失效分析結果通常會(huì )顯示芯片內部邏輯電路或者是輸出功率級損壞，而這些損壞的原因往往指向外部應用電路設計。下面本文針對幾種常見(jiàn)的引起失效的原因進(jìn)行說(shuō)明并給出應對策略：
UCC27524A-Q1內部框圖
VDD noise and pulse
如前所述，UCC27524A-Q1具有高驅動(dòng)能力以及高速的開(kāi)關(guān)特性。因此，在功率開(kāi)關(guān)管導通以及關(guān)斷的瞬態(tài)過(guò)程中，會(huì )在VDD偏執電壓供電回路產(chǎn)生較高di/dt，進(jìn)而耦合線(xiàn)路中的寄生電感，產(chǎn)生電壓脈沖。如果電壓脈沖過(guò)高，則可能造成芯片損壞。
另一方面，VDD 經(jīng)內部LDO給芯片內部電路供電。當VDD的電源噪聲過(guò)大， 則容易把噪聲傳導到內部電路，比如邏輯控制電路，從而引發(fā)電流尖峰，造成內部電路功耗以及應力增加，長(cháng)期工作則容易損壞。
針對以上兩個(gè)問(wèn)題，可通過(guò)以下方式得到更干凈的電源軌：
1. 盡可能靠近VDD引腳放置電容，以減小線(xiàn)路寄生電感；
2. VDD引腳需要兩種電容，一方面需要容值稍大的電容（比如1uF），穩定電壓同時(shí)給驅動(dòng)芯片提供能量。另一方面，考慮到電容的頻率特性，大容值電容由于材質(zhì)以及封裝大小等原因，在高頻處反而呈現電感屬性。因此另外還需要小容值小封裝的貼片陶瓷電容（比如1uF），用于濾除高頻噪聲，而且小容值電容應更靠近VDD引腳。
Input negative voltage pulse
驅動(dòng)輸入PWM信號通常由PWM控制器或者M(jìn)CU提供，而這些器件由于系統限制，可能遠離驅動(dòng)芯片。另一方面，驅動(dòng)與功率管的放置也存在類(lèi)似問(wèn)題，因此功率地，驅動(dòng)地以及控制地之間都存在一定寄生電感。而隨著(zhù)開(kāi)關(guān)電源功率以及開(kāi)關(guān)速度的提升，di/dt也隨之迅速提升，耦合前述的寄生電感，則不同地之間的電平會(huì )有瞬態(tài)正負壓脈沖。其中，驅動(dòng)輸入信號疊加這種地平面脈沖后，可能有超過(guò)輸入引腳耐壓的尖峰，從而損壞驅動(dòng)芯片的輸入級。
針對這個(gè)問(wèn)題，可通過(guò)以下方法優(yōu)化設計：
1. 增大驅動(dòng)電阻，從而降低開(kāi)關(guān)速度，減小功功率級di/dt值。但這種方法增加了開(kāi)關(guān)損耗，尤其隨著(zhù)功率級開(kāi)關(guān)頻率的提升，開(kāi)關(guān)損耗占整機功耗比例越發(fā)顯著(zhù)，因此需要權衡系統需求設計；
2. 優(yōu)化layout，盡可能把驅動(dòng)，功率管以及控制器靠近放置，減小寄生電感；
3. 在驅動(dòng)輸入引腳增加輸入RC低通濾波網(wǎng)絡(luò )，濾除相關(guān)高頻噪聲。選擇合適的時(shí)間常數，減小輸入波形畸變同時(shí)盡可能衰減目標頻率的噪聲。
OUTx voltage pulse
和前述輸入級風(fēng)險類(lèi)似，驅動(dòng)芯片輸出級由于線(xiàn)路寄生電感以及高速的驅動(dòng)電流瞬態(tài)過(guò)程，OUTx 引腳處會(huì )有正負壓脈沖。幸運的是，驅動(dòng)芯片輸出級的內置mosfet體二極管可以在電壓脈沖產(chǎn)生時(shí)把能量續流到地或者VDD，從而一定程度增強了輸出級的電壓脈沖承受能力。但是考慮到體二極管的導通壓降較大，損耗較高。嚴重的電壓脈沖仍然有降低芯片壽命，甚至損壞芯片的風(fēng)險。
針對這個(gè)問(wèn)題，可通過(guò)以下方法優(yōu)化設計：
1. 類(lèi)似前述問(wèn)題，優(yōu)化layout，OUTx 引腳靠近功率開(kāi)關(guān)的柵極放置從而減小寄生電感；
2. 選擇合適的鉗位二極管，并把它靠近放置在OUTx引腳，以便吸收脈沖能量，降低內部體二極管的損耗；
3. 在OUTx 引腳增加合適的磁珠，吸收高頻尖峰能量。
UCC27624
按照以上建議對低側柵極驅動(dòng)芯片進(jìn)行設計，可以大大提高電路工作的可靠性。同時(shí)，考慮到SiC MOSFET等寬禁帶開(kāi)關(guān)器件的普及，在此類(lèi)應用中，驅動(dòng)電壓以及開(kāi)關(guān)頻率提高，功率管對寄生參數更加敏感。為了覆蓋這種更惡劣的應用場(chǎng)景，簡(jiǎn)化系統設計，TI推出的新一代低側柵極驅動(dòng)芯片UCC27624針對以上提到的風(fēng)險點(diǎn)，作出了相應優(yōu)化，大大提升了芯片的魯棒性：
1. 高達30V的VDD最大耐壓值，提升了安全裕度；
2. 提高了內部LDO的噪聲抑制能力，從而提升了芯片在噪聲環(huán)境中的魯棒性；
3. 低至-10V的輸入耐壓能力；
4. 更寬的輸出電壓脈沖承受能力，以及-5A的反向脈沖電流承受能力。
總結
本文分析了低側柵極驅動(dòng)器輸入，輸出以及供電級可能遇到的風(fēng)險，并分別提出相應優(yōu)化措施，提高系統在日益惡劣的工況中運行的可靠性。另外，本文還介紹了TI 新一代柵極驅動(dòng)器UCC27624針對這些風(fēng)險作出的改進(jìn)。有助于工程師設計出魯棒性更強的系統。
參考文獻
How to overcome negative voltage transients on low-side gate drivers' inputs
來(lái)源：TI，作者： Terry Liang
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
集成1700V SiC MOSFET車(chē)規高壓開(kāi)關(guān)不僅是多個(gè)第一
ADALM2000實(shí)驗：CMOS模擬開(kāi)關(guān)
