中心議題：

• 動(dòng)態(tài)功耗與測試之間的關(guān)系
• 功率管理的重要性
• 功率預算的表示

解決方案：

• 通過(guò)設計分割反映功率預算
• 通過(guò)時(shí)鐘域反映功率預算

完全的數字電路測試方法通常能將動(dòng)態(tài)功耗提高到遠超出其規范定義的范圍。如果功耗足夠大，將導致晶圓檢測或預老化(pre-burn-in)封裝測試失效，而這需要花大量的時(shí)間和精力去調試。當在角落條件(corner conditions)下測試超大規模SoC時(shí)這個(gè)問(wèn)題尤其突出，甚至會(huì )使生產(chǎn)線(xiàn)上出現不必要的良率損失，并最終減少制造商的毛利。避免測試功耗問(wèn)題的最佳途徑是在可測試性設計(DFT)過(guò)程中結合可感測功率的測試技術(shù)。本文將首先介紹動(dòng)態(tài)功耗與測試之間的關(guān)系，以說(shuō)明為何功率管理現在比以往任何時(shí)候都迫切；然后介紹兩種獨特的DFT技術(shù)，它們利用了ATPG技術(shù)的優(yōu)點(diǎn)，以自動(dòng)生成低功率制造性測試。

測試功率

掃描ATPG算法的優(yōu)化可減少向量的數量，這意味著(zhù)各向量都盡可能地提高了失效覆蓋率。掃描向量(scan pattern)中用于設置和傳播目標失效的位被稱(chēng)為關(guān)注位(care bits)，剩余的位則隨機填充，以檢測關(guān)注位無(wú)法明確指定的其它失效。各掃描向量中的關(guān)注位和隨機填充位都會(huì )引起邏輯狀態(tài)的轉變，從而對器件的寄生電容進(jìn)行充放電。這種現象將導致電路在正常工作條件下消耗的動(dòng)態(tài)功率有所增加。

會(huì )影響器件測試的動(dòng)態(tài)功耗有兩種：峰值功率和平均功率。峰值功率，有時(shí)也稱(chēng)為“瞬時(shí)功率”，是在很短時(shí)間內(例如系統時(shí)鐘上升沿/下降沿后緊跟著(zhù)的時(shí)鐘周期的一小部分)消耗的功率總和。峰值功率反映了器件中節點(diǎn)開(kāi)關(guān)的活動(dòng)水平，因此同時(shí)從一個(gè)邏輯狀態(tài)切換到另一個(gè)狀態(tài)的節點(diǎn)數量越多，峰值功率就越大。

掃描測試能使器件的峰值功率增至任務(wù)模式下向量消耗水平的20倍。顯著(zhù)的開(kāi)關(guān)電流有可能導致軌信號塌陷(rail collapse)噪音的產(chǎn)生：沿著(zhù)掃描鏈(scan chain)移位至電路的比特丟失，從而導致測試儀上的向量失配。開(kāi)關(guān)電流通常不至于如此惡劣，但仍會(huì )引起軌信號下跌，因為IR-drop沿電源軌增加的同時(shí)也導入了電路延遲。在某些情況下，掃描數據可能無(wú)法到達掃描鏈中的下一級電路，從而導致測試程序失效。移位模式下的軌信號下跌一般可通過(guò)充分地降低掃描移位頻率來(lái)解決，因為這樣能讓掃描信號在角落條件下有足夠的時(shí)間滿(mǎn)足移位循環(huán)定時(shí)。然而，降低掃描移位頻率會(huì )延長(cháng)測試儀的測試時(shí)間，因此增加了批量生產(chǎn)時(shí)的測試成本。

即使向量被成功掃描，但在發(fā)送/捕獲時(shí)序(以下稱(chēng)為“捕獲模式”)中的峰值功率也會(huì )引起足夠大的IR-drop延遲，并導致邏輯值在捕獲窗口未能正確轉換以及器件在該向量下的失效。雖然這個(gè)問(wèn)題與stuck-at和轉換延遲測試都有關(guān)系，但在與延遲有關(guān)的實(shí)速測試向量中更加常見(jiàn)。在捕獲模式下的IR-drop問(wèn)題以及在移位模式下的電源軌垂落問(wèn)題可以通過(guò)電源軌系統的冗余設計解決，這種設計方法可以適應掃描測試中增加的開(kāi)關(guān)活動(dòng)量。不過(guò)增加電源和地軌的寬度會(huì )增加電路面積，如果有更好的方法控制峰值測試功率就最好不要用這種方法。

平均功率是在多個(gè)時(shí)鐘周期內平均的功耗，例如在掃描輸出上一向量響應的同時(shí)而將單個(gè)激勵向量掃描進(jìn)設計所需的成千上萬(wàn)個(gè)周期。掃描測試可將器件中的平均功率提高到任務(wù)模式向量時(shí)的2-5倍。過(guò)高的平均測試功率將在裸片上產(chǎn)生諸如“熱區”等熱問(wèn)題，進(jìn)而損壞器件。因為平均功率直接正比于頻率，因此可以在掃描移位期間選擇足夠低的移位頻率對平均功率進(jìn)行控制以避免該問(wèn)題。如上所述，降低掃描移位頻率也可能導致更高的測試成本。

平均測試功率在測試儀上相對容易管理，因此目前大多數與功率相關(guān)的測試問(wèn)題來(lái)源于過(guò)高的峰值功率。在測試過(guò)程中，能同時(shí)減少峰值功率和平均功率的方法正成為當前半導體和設計自動(dòng)化產(chǎn)業(yè)研究的焦點(diǎn)。

圖1：觸發(fā)器活動(dòng)

[page]
功率管理的重要性

測試過(guò)程中的功耗管理正變得越來(lái)越重要，因為最新的制造工藝可能使設計制造包含數十萬(wàn)甚至數百萬(wàn)個(gè)掃描觸發(fā)器。大部分觸發(fā)器會(huì )在掃描測試期間同時(shí)開(kāi)關(guān)，而這將增加峰值功率，并使前述中的IR-drop延遲劇增。

另外，由于65nm及以下工藝的缺陷密度(defect density)有所提高，產(chǎn)量因而也有所下降。為了補償產(chǎn)量不足并保持可接受的質(zhì)量水平，制造商開(kāi)始轉向使用超高分辨率實(shí)速測試來(lái)檢測器件中微小的延遲缺陷。過(guò)去，使用標準轉換延遲測試無(wú)法檢測到納米級缺陷；而使用小延遲缺陷ATPG的增強型定時(shí)分辨率測試已被證明能有效地檢測出納米級缺陷。然而，相對標準等速測試方法而言，該技術(shù)需要對測試期間產(chǎn)生的峰值電流所引起的附帶延遲有更嚴格的控制。

總之，當更多納米缺陷出現時(shí)，大規模SoC需要依賴(lài)先進(jìn)的實(shí)速ATPG技術(shù)維持高測試質(zhì)量，而這一趨勢正驅使人們在DFT流程中使用可感測功率的測試技術(shù)。

功率預算的表示

觸發(fā)器開(kāi)關(guān)活動(dòng)與節點(diǎn)開(kāi)關(guān)活動(dòng)高度相關(guān)，其動(dòng)態(tài)功耗反映了節點(diǎn)開(kāi)關(guān)活動(dòng)。因此可認為避免測試引起的功率相關(guān)故障的一種有效方法是在掃描測試期間充分地減少觸發(fā)器開(kāi)關(guān)活動(dòng)，對制造器件的IR-drop行為進(jìn)行詳細案例研究有利于這種觀(guān)測。因此功率降低技術(shù)的目標是充分減少觸發(fā)器的開(kāi)關(guān)活動(dòng)，以便良好的器件能在角落條件下通過(guò)所有掃描ATPG測試。注意，我們無(wú)需最小化開(kāi)關(guān)活動(dòng)，只需將它減至與應用任務(wù)模式向量時(shí)觀(guān)察到的開(kāi)關(guān)速率相當的水平。

為了便于描述，假設將大量任務(wù)模式向量應用于一個(gè)設計，并發(fā)現峰值觸發(fā)器開(kāi)關(guān)活動(dòng)量為觸發(fā)器總數的26%。如果我們產(chǎn)生掃描ATPG向量，并跟蹤對應于特定開(kāi)關(guān)速率的向量數字，我們可能會(huì )觀(guān)察到與圖1中灰色分布相似的情況。由于峰值和平均開(kāi)關(guān)速率超過(guò)26%，因此相對正常器件工作而言?huà)呙铚y試會(huì )增加IR-drop延遲。

然而，如果我們采用相關(guān)技術(shù)降低測試期間的功耗，我們就能有效地將這種分布向左移。在圖1中重疊的藍色低功率分布區，掃描ATPG向量的峰值開(kāi)關(guān)活動(dòng)沒(méi)有超過(guò)功率預算，因此降低了制造測試中功率問(wèn)題產(chǎn)生的風(fēng)險。

后文將介紹兩種可以獲得低功率向量分布的方法，它們在功率預算規定的方式上有根本的區別。

通過(guò)設計分割反映功率預算

假設設計的某個(gè)時(shí)鐘驅動(dòng)了大量觸發(fā)器，以至它們的峰值開(kāi)關(guān)動(dòng)作超過(guò)設計的總體功率預算。我們不希望測試邏輯去改變任何時(shí)鐘，相反我們將設計分割成N個(gè)模塊，各模塊具有自己的掃描啟動(dòng)引腳，并且包含自己的掃描壓縮邏輯和掃描鏈。(如圖2所示)模塊的數量和組成需要仔細選取，以便任何單個(gè)模塊(包括具有大部分觸發(fā)器的模塊)的觸發(fā)器開(kāi)關(guān)速率不超過(guò)總功率預算。從這方面講，可以認為分割將功率預算硬連(hardwire)進(jìn)了設計。

圖2：將設計分割成N個(gè)模塊以指定功率預算。

向量產(chǎn)生是受限的，因而只有一個(gè)掃描啟動(dòng)腳被激活(SE=1)，而ATPG一次只處理一個(gè)模塊。ATPG工具以捕獲啟動(dòng)(SE=0)模塊中的故障和模塊間的故障為目標，將所有其它模塊中的故障都指定為“ATPG不可測試”。所有模塊依次重復這一過(guò)程，并在為模塊產(chǎn)生向量之前使用單個(gè)命令將模塊中的故障狀態(tài)從“ATPG不可測試”改變?yōu)?ldquo;檢測不到”。

將所有開(kāi)關(guān)動(dòng)作限制于用來(lái)測試的模塊，可以有效地降低捕獲模式期間的峰值功耗。但要注意的是，在捕獲模式期間消除其它模塊開(kāi)關(guān)動(dòng)作的唯一方法是確保上個(gè)周期的掃描移位模式和下個(gè)周期之間的邏輯狀態(tài)沒(méi)有變化(對應于被測模塊中捕獲模式的發(fā)送階段)。這可以通過(guò)將全1或全0掃描進(jìn)被測模塊實(shí)現。遺憾的是，該方法會(huì )導致故障覆蓋率的損失，同時(shí)需要更復雜的故障清單處理以及產(chǎn)生結束向量進(jìn)行補償。即使一次只測試一個(gè)模塊，我們也希望將向量同時(shí)裝載進(jìn)所有模塊以鎖定模塊間故障。

解決這個(gè)兩難問(wèn)題的方案是利用新思公司的TetraMAX ATPG工具提供的“低功率填充”功能。TetraMAX通常需要用掃描向量中不到10%的位建立并傳播故障效應，因此其不再隨機填充剩余位，而是將每個(gè)關(guān)注位的值復制到掃描鏈中的后續位，直到下一個(gè)具有相反值的關(guān)注位。(如圖3所示)

關(guān)注位值的復制可以將激勵向量中的邏輯狀態(tài)變化減少90%以上。而在不在測試的模塊中，減少程度接近99%(只需要少量關(guān)注位即可鎖定模塊間故障)，因此足以確保輸入向量的上次移位及后面的發(fā)送周期之間幾乎沒(méi)有邏輯狀態(tài)的轉換。

圖3：TetraMAX ATPG工具的“低功率填充”。

[page]
低功率填充向量可以檢測額外故障，但比標準ATPG向量要少，因為每個(gè)低功率填充激勵中的偽隨機位都被移除了。因此，低功率填充ATPG一般要比標準ATPG產(chǎn)生更多的向量才能獲得相同的故障覆蓋率。盡管如此，本節所描述的技術(shù)在壓縮方面非常靈活，如圖4所示：當應用更多的壓縮時(shí)，測試周期數只比基本案例(所有掃描啟動(dòng)沒(méi)有被激活，沒(méi)有低功率填充)稍多一些。該圖也顯示了在捕獲模式期間由完整向量集與壓縮率之間關(guān)系所得到的峰值開(kāi)關(guān)動(dòng)作。而峰值開(kāi)關(guān)動(dòng)作的減少幾乎與壓縮率無(wú)關(guān)。

圖4：測試周期數和峰值開(kāi)關(guān)動(dòng)作與壓縮率之間的關(guān)系。

低功率填充ATPG還能降低掃描移位期間的平均功率，從而節省花在測試儀上的時(shí)間乃至成本。一般來(lái)說(shuō)，復制關(guān)注位值可以減少激勵向量中90%以上的邏輯狀態(tài)轉換，以及減少響應向量中10-50%的邏輯狀態(tài)轉換。由于激勵和響應是同時(shí)被掃描的，因此觸發(fā)器開(kāi)關(guān)動(dòng)作的凈平均減少量約為50%。本文介紹的技術(shù)可以減少更高的量，因為模塊中只有極少的關(guān)注位沒(méi)被測試到。

在理解低功率填充功能如何工作之后，就很容易了解為什么各模塊要擁有自己的壓縮電路。如果壓縮是“平坦的”(指單個(gè)解壓器/壓縮器被嵌在各模塊的頂層而不是里面)，那么解壓器輸出就可以分別輸入到所有模塊上的掃描鏈。被測模塊的關(guān)注位因而無(wú)需被掃描進(jìn)所有的其它模塊，并導致大量的邏輯狀態(tài)轉換。相反，將壓縮電路嵌入到模塊中會(huì )使到各模塊掃描鏈的輸出受到限制，從而形成了在移位操作時(shí)無(wú)法通過(guò)的關(guān)注位“邊界”。將壓縮邏輯嵌入進(jìn)設計物理層里還有進(jìn)一步的好處，即可以減少布線(xiàn)擁塞，最終減少壓縮的面積開(kāi)銷(xiāo)成本。

通過(guò)時(shí)鐘域反映功率預算

雖然物理模塊內的嵌入式壓縮有助于減少布線(xiàn)擁塞，但本節介紹的技術(shù)無(wú)需通過(guò)分割設計以反映功率預算。相反，可以使用TetraMAX中獨特的功能將觸發(fā)器開(kāi)關(guān)動(dòng)作預算規定為ATPG制約。

在該種情況下假設設計具備足夠多的時(shí)鐘，因而單個(gè)時(shí)鐘不能控制足夠的電路以超出功率預算。該工具試圖在捕獲模式下只啟動(dòng)某些時(shí)鐘來(lái)滿(mǎn)足功率制約。剩余時(shí)鐘在捕獲模式中不工作，在移位操作結束時(shí)保持其狀態(tài)。這意味著(zhù)這些范圍(邏輯網(wǎng)絡(luò )或時(shí)鐘網(wǎng)絡(luò ))內沒(méi)有開(kāi)關(guān)動(dòng)作，低功率填充的好處僅限于降低掃描移位期間的平均功率。需要注意的是，ATPG必須完全控制所有的時(shí)鐘(外部時(shí)鐘或PLL產(chǎn)生的時(shí)鐘由一個(gè)或多個(gè)片上時(shí)鐘控制器所管理)。

圖5所示設計具有受ATPG控制的7個(gè)時(shí)鐘域。值得注意的是，用于壓縮的物理模塊的分割不需與時(shí)鐘域一致，以確保測試期間的低功率操作。設計中的所有觸發(fā)器共享相同的掃描啟動(dòng)，從而使得所有的故障包括域間故障能一次性地被ATPG發(fā)現。這種簡(jiǎn)單、高度自動(dòng)化的流程可以產(chǎn)生緊湊格式的低功率向量集。

圖5：具有7個(gè)時(shí)鐘域的設計。

本文小結

本文介紹了制造測試過(guò)程中引入的動(dòng)態(tài)功耗如何反過(guò)來(lái)影響被測器件的性能。測試中過(guò)高的峰值功耗會(huì )增加延遲并導致不可預料的測試結果，而測試期間中過(guò)高的平均功率所引起的熱問(wèn)題則會(huì )損壞器件。上述兩個(gè)功率問(wèn)題如果處理不正確將增加制造商的成本，而使用最先進(jìn)工藝制造的大規模SoC尤其容易受這些問(wèn)題的影響。

不僅因為這些設計中使用了大量的觸發(fā)器，同時(shí)還因為需要用更高時(shí)間分辨率的實(shí)速測試來(lái)檢測小延遲故障。為了解決這些問(wèn)題，設計師們正在整合測試自動(dòng)化的先進(jìn)成果和DFT方法來(lái)創(chuàng )建低功率制造測試。本文重點(diǎn)介紹了兩種創(chuàng )新性技術(shù)，它們可將開(kāi)關(guān)動(dòng)作降低到與器件任務(wù)模式工作時(shí)相當的水平。這兩種方法的主要區別在于設計師將功率預算并入DFT過(guò)程中的方式。