【導讀】本文詳細介紹一種在大型多通道系統中預測相位噪聲的系統方法，并將預測到的值與在16通道S頻段演示器上測量到的值進(jìn)行比較。這種分析方法基于一小組測量值，可用于估算相關(guān)和不相關(guān)的噪聲貢獻。僅依靠少數幾個(gè)測量值，就可以預測大范圍條件下的相位噪聲。其觀(guān)點(diǎn)是：任何特定設計都需建立自己的系統噪聲分析，而16通道演示器則提供一個(gè)特定設計示例作為基礎。本文討論基于16通道演示器的假設和相關(guān)限制，包含該假設何時(shí)適用，以及何時(shí)因為系統復雜性增加需要增加額外的噪聲項。本文主要描述如何在RF系統中實(shí)施相位噪聲優(yōu)化。1–6 在適當情況下，提供描述本分析中使用的基本原理的參考資料。
簡(jiǎn)介
相位噪聲是衡量所有RF系統設計的一個(gè)重要的性能指標。在相控陣這類(lèi)大型多通道RF系統中，通道之間彼此關(guān)聯(lián)，其目標之一就是利用分布式接收器和發(fā)射器的關(guān)聯(lián)組合，從陣列層級改善動(dòng)態(tài)范圍。要達成此目標，面臨著(zhù)一項系統工程挑戰：分解出系統中相關(guān)和不相關(guān)的噪聲項。本文展示一種能估算16通道RF演示器的相位噪聲的系統方法，以幫助系統工程師開(kāi)發(fā)出一種能評估大型系統的噪聲性能的分析方法。
相控陣內的信號都包含在通道上不相關(guān)的噪聲項和在通道上相關(guān)的噪聲項。分布式組件的附加噪聲就是不相關(guān)的。但是，分布式組件共用的信號會(huì )產(chǎn)生相關(guān)的噪聲成分。挑戰在于：如何快速識別架構中的相關(guān)噪聲項。共通或共享的內容都會(huì )在通道中引發(fā)相關(guān)噪聲。示例包括共用LO、時(shí)鐘或電源。隨著(zhù)系統復雜性增加，解決這些噪聲項會(huì )變得很困難。所以，如果能使用直觀(guān)方法從噪聲角度重新繪制架構，并且快速識別相關(guān)噪聲貢獻項，將對構建下一代系統的系統設計人員大有助益。
在本文中，我們通過(guò)16通道S頻段系統來(lái)演示方法，證明僅使用幾個(gè)經(jīng)驗測量值，就可以較為準確地預測其他多種通道組合下的相位噪聲。對于這種經(jīng)驗模型，關(guān)鍵的一點(diǎn)是需要一些實(shí)際測量值。要從組件仿真直接進(jìn)入大型多通道相位噪聲估算（且具有不錯的精度）并不容易。但是，僅使用幾個(gè)測量值，就能提取出相關(guān)和不相關(guān)的噪聲項，使得多通道估算值較為準確。我們的測量將預估值（1 dB以?xún)龋┖?6通道S頻段演示器的測量值進(jìn)行匹配。
圖1. 16通道演示器：該平臺包含4個(gè)AD9081 芯片。每個(gè)AD9081 芯片包含4路射頻 DAC和4路射頻 ADC，提供總共16路發(fā)射和16路接收通道。
相關(guān)和不相關(guān)噪聲求和的背景
在自由空間或RF信號處理組合信號時(shí)，每個(gè)信號增加的噪聲為
其中c表示相關(guān)系數，范圍為–1至+1。如果c = –1，噪聲被消除；如果c = 0，噪聲不相關(guān)；如果c = 1，噪聲完全相關(guān)。
假設校準用于一致合并主信號，主信號將以20logN水平增加，其中N是通道數。
● 如果噪聲項不相關(guān)(c = 0)，噪聲會(huì )以10logN增加。信號電平以20logN速率增加（比噪聲速率大10logN），SNR會(huì )隨之改善10logN。
● 如果噪聲項相關(guān)(c = 1)，噪聲和信號一樣，也以20logN的速率增加，所以SNR不會(huì )改善。對于分布式系統來(lái)說(shuō)，這并不是理想的結果。
● 在噪聲抵消電路中，會(huì )產(chǎn)生負相關(guān)系數。記下此案例，是為了補證公式1，但不加以詳述。
事實(shí)上，大型分布式系統包含在通道中部分相關(guān)的噪聲成分。所以，需要開(kāi)發(fā)一種實(shí)用且直觀(guān)的系統級噪聲模型的方法。
16通道演示器
為了在多通道環(huán)境中評估最新的高速數據轉換器，16通道直接S頻段射頻采樣平臺被開(kāi)發(fā)出來(lái)。該平臺包含4個(gè)AD9081 MxFE?（混合信號前端）芯片。每個(gè) AD9081 芯片包含4個(gè)RF DAC和4個(gè)RF ADC，提供總共16個(gè)發(fā)射和16個(gè)接收通道。
16通道評估平臺 因為具有4個(gè)MxFE 芯片，所以命名為Quad-MxFE?？傮w框圖和板圖片分別如圖1和圖2所示。
圖2. Quad-MxFE是一個(gè)16通道演示器。
多通道相位噪聲模型
圖1所示的16通道開(kāi)發(fā)平臺框圖顯示了其功能范圍。從圖中可以看出，開(kāi)始時(shí)并不清楚如何查看相關(guān)和不相關(guān)噪聲組件導致的噪聲部分。需要提供一種方法，從噪聲的角度考慮系統架構?？梢酝ㄟ^(guò)一份草圖，指出所有通道都存在的噪聲項、至于某些通道組相關(guān)的噪聲項，以及與通道完全無(wú)關(guān)的噪聲項。圖3是對16通道開(kāi)發(fā)平臺的圖解，將噪聲項分為三類(lèi)。
圖3. 從時(shí)鐘相位噪聲角度重新繪制的圖1。
● 時(shí)鐘噪聲：Quad-MxFE提供適用于多種時(shí)鐘配置的選項。關(guān)于使用的特定配置，需要在相位噪聲模型中進(jìn)行說(shuō)明。我們的測試跨所有通道使用1個(gè)通用低相位噪聲時(shí)鐘，或者使用4個(gè)獨立的分布式 ADF4371 鎖相環(huán)(PLL)頻率合成器來(lái)作為4個(gè)MxFE各自的時(shí)鐘輸入。對于單個(gè)通用時(shí)鐘，此噪聲與所有16個(gè)組合通道相關(guān)。對于使用4個(gè)ADF4371 PLL（1個(gè)MxFE 1個(gè)）的情況，PLL噪聲與每個(gè)MxFE相關(guān)，但跨MxFE無(wú)關(guān)，而基準電壓源噪聲則跨所有通道相關(guān)。
○ Peter Delos名為 "帶有分布式鎖相環(huán)的相控陣的系統級LO相位噪聲模型"的文章總結了處理分布式鎖相環(huán)的分析方法。這份參考資料所用的分析方法說(shuō)明了基準頻率、分布式系統和PLL電路的噪聲分量，并說(shuō)明了PLL環(huán)路帶寬造成的影響。
● 每個(gè)MxFE導致的相關(guān)噪聲：這是來(lái)自MxFE，與MxFE中的每個(gè)通道相關(guān)的噪聲。在此分析中，每個(gè)MxFE的相關(guān)噪聲包括每個(gè)芯片中常見(jiàn)的附加噪聲，以及芯片內部各通道中常見(jiàn)的電源效應。
● 每個(gè)通道的不相關(guān)噪聲：這是來(lái)自不同通道的噪聲差異。包括DAC內核和所有放大器附加相位噪聲。在公式2中，此項被標注為T(mén)XNoise。
根據所述的相位噪聲的貢獻分量，可以如下所示計算相位噪聲總和。
接下來(lái)，會(huì )提供一些額外的細節，介紹如何簡(jiǎn)化此模型，以適用于此測試臺。
● 電源效應：在低相位噪聲設計中，電源相位噪聲是一個(gè)需要重點(diǎn)考慮的因素。有關(guān)可用于解決電源噪聲問(wèn)題的方法，請參閱文章 "電源調制比揭秘：PSMR和PSRR有何區別" 和 "改進(jìn)的DAC相位噪聲測量支持超低相位噪聲DDS應用。" 在本文的分析中，電源效應被視為公式2中捕捉的噪聲項的子項。如果電源噪聲是IC中的相位噪聲的主要來(lái)源，且遍布在所有通道中，則需要像本文之前使用的每個(gè)MxFE導致的相關(guān)噪聲一樣，將此效應當做相關(guān)項進(jìn)行說(shuō)明。
● 基準振蕩器噪聲：在大型系統中，基準振蕩器噪聲貢獻分量需要按文章"帶有分布式鎖相環(huán)的相控陣的系統級LO相位噪聲模型"中所述的一樣進(jìn)行分配。這個(gè)測試臺使用極低的相位噪聲基準電壓源，產(chǎn)生的噪聲分量比其他分量低得多，所以未在噪聲總和公式中特別指出。
通過(guò)測量來(lái)驗證模型
在公式2介紹了組合相位噪聲模型之后，下一個(gè)問(wèn)題是"如何得到公式中使用的噪聲貢獻分量值？"在使用Quad-MxFE測試臺時(shí)，可使用測量值來(lái)提取所需的信息：
● 時(shí)鐘源的絕對相位噪聲
● 不同MxFE的通道的附加相位噪聲
● 同一個(gè)MxFE的通道的附加相位噪聲
測試設置和測量值如圖4所示。圖4(b)和圖4(c)提供去除了共用時(shí)鐘源的附加噪聲測量。測量單個(gè)MxFE中的附加相位噪聲時(shí)，也會(huì )去除MxFE中跨通道的相關(guān)噪聲。但是，在測量跨MxFE的附加相位噪聲時(shí)，測量值中會(huì )包含MxFE中的相關(guān)噪聲。
圖4. 使用三項測量來(lái)驗證相位噪聲模型。
最后一步是將測量數據更改為公式2中使用的三個(gè)項，如下所示：
1. 時(shí)鐘噪聲 = 時(shí)鐘相位噪聲測量值（圖4(a)）+ 20log (FOUT/FCLOCK)
2. 每個(gè)MxFE導致的相關(guān)噪聲 = 跨MxFE的附加相位噪聲（圖4(b)）– 通用MxFE的附加相位噪聲（圖4(c)）。注意，進(jìn)行此計算時(shí)，需要先轉化為線(xiàn)性功率，然后減去，然后重新轉化為dB，得出10log（10^（跨MxFE的附加相位噪聲/10）– 10^（通用MxFE的附加相位噪聲/10））
3. TxNoise = 通用MxFE的附加相位噪聲（圖4(c)）。
關(guān)于附加相位噪聲測量的附加備注：我們發(fā)現，使用此硬件時(shí)，上述項2和3的噪聲項也隨頻率擴展。轉化為其他頻率時(shí)，還額外需要20log(FOUT/FMEAS)。并非所有硬件都是如此，每項設計需要單獨評估此項。
測量案例1：通用低相位噪聲時(shí)鐘
執行此測量時(shí)，在整個(gè)16通道演示器中使用一個(gè)低噪聲12 GHz時(shí)鐘。時(shí)鐘源為SMA100B，如圖1所示被注入到外部時(shí)鐘注入節點(diǎn)中。所示的條件適用于3.2 GHz發(fā)射輸出頻率。
從圖5(b)可以看出，跨MxFE的相關(guān)噪聲是最主要的貢獻分量。在系統中增加MxFE后，這種噪聲貢獻分量會(huì )增大，之后受通用時(shí)鐘源限制。根據每種貢獻分量的曲線(xiàn)形狀，僅在曲線(xiàn)上增加幾個(gè)點(diǎn)不足以得出準確的預測，所以我們發(fā)現最好是直接在公式2中使用圖5(b)中的數據。然后，進(jìn)行一系列計算來(lái)驗證該模型。從圖6至圖8可以看出，該模型提供的預測值準確度非常高。
圖5. a) 用于驗證相位噪聲模型的測量值，b) 計算得出的在模型中使用的相位噪聲貢獻分量。這是針對所有MxFE共用一個(gè)時(shí)鐘的情況。
圖6. 3.2 GHz時(shí)16通道的測量值和模型預測值。
圖7. 3.2 GHz時(shí)8通道的測量值和模型預測值。兩圖之間的差異在于：MxFE如何共用發(fā)射通道。
圖8. 3.2 GHz時(shí)4通道的測量值和模型預測值。兩圖之間的差異在于：MxFE如何共用發(fā)射通道。
一些關(guān)于測量值和預測值的觀(guān)察值得注意。在許多情況下，預測值幾乎與測量值完全一樣。在某些情況下，測量值略低于預測值。我們承認這一點(diǎn)，但無(wú)法給出準確描述。圖8左側的圖提供了一個(gè)潛在的指示器。當放大這些圖時(shí)，我們發(fā)現預測值與兩個(gè)測量示例匹配，但測量案例的值稍高一點(diǎn)?？赡苁且驗樵贏(yíng)D9081芯片中，每個(gè)MxFE導致的相關(guān)噪聲不完全相同，導致出現一些差異。第5節中描述的一些簡(jiǎn)化假設可能也是導致出現差異的原因。在這些示例中，預測都相當準確，我們認為這種方法對這種設計是有效的。
測量案例2：每個(gè)MxFE的分布式PLL
在本測量中，4個(gè)MxFE每個(gè)使用一個(gè)單獨的ADF4371，如圖1所示。ADF4371鎖定使用低相位噪聲500 MHz的基準電壓源，設置提供12 GHz輸出。圖9顯示用于驗證模型的測量值和噪聲貢獻分量。
圖9. A) 使用獨立的ADF4371芯片作為時(shí)鐘輸入源時(shí)，用于驗證相位噪聲模型的測量值，b) 計算得出的在模型中使用的相位噪聲貢獻分量。這是針對每個(gè)MxFE的分布式PLL的情況。
在本示例中，PLL是主要的噪聲源，MxFE貢獻的噪聲分量遠低于時(shí)鐘噪聲。如圖10所示，根據分布式系統使用的PLL的數量，組合噪聲相應改善。
圖10. 在使用ADF4371作為每個(gè)MxFE的時(shí)鐘源時(shí)，在組合多個(gè)相位一致的發(fā)射通道之后，在3.2 GHz時(shí)的測量值和根據模型得出的預測值。
結論
本文顯示能夠相當準確地預測組合通道中的相位噪聲的經(jīng)驗模型。使用此方法的前提是：首先從噪聲源的角度查看該系統，并重新繪制框圖，以便查看相關(guān)項和不相關(guān)的項。
我們還著(zhù)重突出"經(jīng)驗"一詞，這意味著(zhù)建議方法是通過(guò)觀(guān)察或經(jīng)驗進(jìn)行驗證，而不是根據理論或純邏輯進(jìn)行驗證。對于相位噪聲示例，提出的觀(guān)點(diǎn)是要評估區域和貢獻分量，需要使用一些測量值和觀(guān)察結果。了解上述這些之后，即可系統性地計算系統噪聲。
本文使用的數據和公式在一定程度上只適用于該硬件，基于之前描述的觀(guān)察結果。但是，這種方法可用于任何多通道系統。更通用的框圖如圖11所示。先介紹系統基準振蕩器，然后根據通道級硬件繪制時(shí)鐘和LO分布，可以更直觀(guān)地查看大型系統中的噪聲貢獻源。
圖11. 從相位噪聲角度繪制的通用相控陣示意圖。每個(gè)信號都包含噪聲項，它們是陣列中分布的噪聲分量的組合。從這個(gè)角度重新繪制系統圖之后，可以更容易在系統層面顯示關(guān)于相關(guān)和不相關(guān)噪聲的跟蹤。如果設計人員先繪制系統基準振蕩器，然后根據通道級硬件繪制時(shí)鐘和LO分布，可以更直觀(guān)地顯示大型系統中的噪聲貢獻源。
參考電路
1 Peter Delos?！皫в蟹植际芥i相環(huán)的相控陣的系統級LO相位噪聲模型”。ADI公司，2018年11月。
2 Peter Delos和Mike Jones。 “使用市售收發(fā)器的數字陣列：噪聲、雜散和線(xiàn)性測量”。 IEEE相控陣大會(huì )，2019年10月。
3 Peter Delos。 “電源調制比揭秘：PSMR與PSRR有何不同？” ADI公司，2019年3月。
4 Peter Delos和Jarrett Liner。 “改進(jìn)的DAC相位噪聲測量支持超低相位噪聲DDS應用”。模擬對話(huà)，第51卷第3期，2017年8月。
5 Peter Delos。 “鎖相環(huán)噪聲傳遞函數”。高頻電子，2016年1月。
6 Peter Delos。 “收發(fā)器使用外部本振：降低相位噪聲，獲得更強射頻性能”。ADI公司，2019年10月。
Michael Jones、Travis Collins、Charles Frick?！癉AC/ADC集成電路上的集成強化型DSP改善了寬帶多通道系統”。ADI公司，2021年5月。
“2端口剩余噪聲測量”。Rohde & Schwarz應用筆記。
來(lái)源：ADI
作者：Peter Delos 和 Michael Jones
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
最新的1200V CoolSiC MOSFET中的.XT技術(shù)如何提高器件性能和壽命
