另外，本文還將探究數字電位計與傳統電位計相比的設計優(yōu)缺點(diǎn)。在本文中，還使用了許多實(shí)例來(lái)證明：數字電位計所能提供的改善比更傳統的替代解決方案還要顯著(zhù)。例如，在運算放大器中，用數字電位計作為反饋電阻，可以使運算放大器的增益根據輸入信號的幅度而交替。

 

數字電位計是數控可變電阻器，可取代功能等同的機械電阻器。盡管數字電位計在功能上與機械電位計類(lèi)似，但在技術(shù)規格、可靠性以及可重復性等方面極為出眾，適用于許多設計。電位計的作用是通過(guò)改變設備電阻來(lái)調整電壓或電流。然后，當與其他元件(如運算放大器)配合使用時(shí)，此調整可用于設置不同的電平 或增益。設計人員使用數字電位計這樣的可變元件可設計出靈活的多功能系統。例如，在運算放大器中，用數字電位計作為反饋電阻，可以使運算放大器的增益根據輸入信號的幅度而交替。這樣，設計人員就可以減少元件數量(如多個(gè)運算放大器)，最大限度增加系統可支持的輸入信號類(lèi)型，同時(shí)減小PCB尺寸。數字電位計具有小尺寸和多功能特性。

 

 

數字電位計和機械電位計具有一些共同點(diǎn)，在許多應用中可以互換。兩者都是可調的，提供各種端到端電阻選項，可滿(mǎn)足對用戶(hù)可調電阻的需求。機械電位計相對于數字電位計的一些優(yōu)勢包括：可耐受更高電壓，載流能力更強，功耗也較大。然而，受設計制約，隨著(zhù)時(shí)間的推移，機械電位計的性能可能改變，出現可 靠性問(wèn)題。它們對沖擊和振動(dòng)更加敏感，機械游標觸點(diǎn)電阻可能因氧化、老化和磨損而改變。這會(huì )縮短機械電位計的可用壽命。數字電位計由多個(gè)CMOS傳輸門(mén)組成(見(jiàn)圖1)。由于不存在機械元件，因此，數字電位計對沖擊、磨損、老化和觸點(diǎn)具有較高的耐受能力。

 

圖1. 數字電位計—內部結構

 

 

如所有元件一樣，在針對具體應用選擇正確的元件時(shí)，有些因素是必須考慮的。各項規格的重要性排序取決于最終用途和其他系 統考慮因素。

 

表1. 選擇數字電位計時(shí)的重要考慮因素

 

了解這些考慮因素的最佳方法是查看它們如何影響特定應用中數字電位計的選擇。因此，我們現在將更詳細地查看數字電位計的兩個(gè)重要用例。

 

數字電位計的常見(jiàn)應用如下：

 

 

 

A數字電位計可用于仿真簡(jiǎn)單的低分辨率數模轉換器(DAC)。圖2顯示了此設置以及部分常見(jiàn)術(shù)語(yǔ)。端到端電阻被定義為RAB，即A、B兩端子間的電阻。指的是游標和端子之間的電阻。圖2還列出了傳遞函數。

 

圖2. 作為低分辨率DAC的數字電位計

 

在此設置中，選擇數字電位計時(shí)需要注意三個(gè)關(guān)鍵參數：電源電壓范圍、數字電位計分辨率和線(xiàn)性度。

 

電源電壓¹和分辨率²是非常重要的考慮因素，因為這兩項規格涉及數字電位計可以通過(guò)的輸入范圍以及可以實(shí)現的不同電阻水平數量。數字電位計的線(xiàn)性度表示方式與DAC相似，即使用INL (積分非線(xiàn)性)和DNL (數字非線(xiàn)性)來(lái)衡量。INL指真實(shí)數字電位計與從零電 平到滿(mǎn)量程所畫(huà)理想直線(xiàn)之間的最大偏差。DNL指連續代碼的輸出與理想傳遞函數之差。

 

對于交流應用，與直流電源相同的參數同樣適用(電源電壓范圍、分辨率和線(xiàn)性度)?？傊C波失真(THD)和帶寬這兩個(gè)重要因素也應予以考慮。

 

 

數字電位計在改變運算放大器的增益時(shí)非常有用。運用數字電位計，可以精確設置和改變Rb/Ra增益比。利用增益控制的應用包括音量控制、傳感器校準和液晶顯示屏中的對比度/亮度。然而，在配置過(guò)程中必須考慮數字電位計的多個(gè)特性。

 

如果在電位計模式下使用數字電位計，則在電阻從零電平增至滿(mǎn)量程的過(guò)程中，必須知道數字電位計的傳遞函數。隨著(zhù)間的電阻增加，間的電阻降低，這會(huì )形成對數傳遞函數。對數傳遞函數更適用于人耳和人眼響應。(圖3(a))

 

如果應用要求線(xiàn)性響應，可通過(guò)以下方式線(xiàn)性化數字電位計：在變阻器模式下使用數字電位計(圖3(b))；采用游標DAC配置(圖3(c))；或通過(guò)線(xiàn)性增益設置模式，該功能為ADI digiPOT+系列器件(如AD5144)的獨有功能(圖3(d))。

 

圖3. 電位計配置

 

 

在變阻器模式下使用數字電位計，并將其與分立式電阻串聯(lián)，可以線(xiàn)性化輸出(圖3(b))。這種設計雖然簡(jiǎn)單，但要維持系統精度，必須考慮一些設計因素。

 

出于不同原因，機械電位計和數字電位計都具有一定的電阻容差。對于機械電位計，容差可能因實(shí)現可重復值的難度而變化。對于數字電位計，雖然制造工藝也會(huì )造成容差，但與機械電位計相比，其值的可重復性高得多。

 

分立式表貼電阻器的失調可能低至1%，而有些數字電位計的端到端電阻容差則可能高達20%。這種不匹配可能導致分辨率下降，結果可能造成嚴重問(wèn)題，在無(wú)法實(shí)施監控以補償誤差的開(kāi)環(huán)應用中尤其如此。在可以實(shí)施監控的應用中，因數字電位計本身極其靈活，因而可以通過(guò)簡(jiǎn)單的校準程序來(lái)調整數字電位計的游標位置，并針對任何失調進(jìn)行調整。

 

ADI公司的數字電位計產(chǎn)品組合的額定容差范圍為1%至20%，以滿(mǎn)足最為嚴苛的精度和準確度需求。某些數字電位計(如AD5258/AD5259)經(jīng)過(guò)誤差容差出廠(chǎng)測試，并將結果存儲在用戶(hù)可訪(fǎng)問(wèn)的存儲器中，以便在生產(chǎn)時(shí)實(shí)現電阻匹配。

 

 

最后一種方法是使用ADI digiPOT+產(chǎn)品組合獨有的線(xiàn)性增益設置模式。圖3(d)展示了如何通過(guò)專(zhuān)有架構對各個(gè)串的值進(jìn)行獨立編程。運用此模式可通過(guò)固定一個(gè)串的輸出和設置另一個(gè)串的方式來(lái)實(shí)現線(xiàn)性輸出。這種方式類(lèi)似于將變阻器模式下 的數字電位計與分立式電阻結合使用，但整體容差誤差低于1%，并且無(wú)需任何額外的并聯(lián)或串聯(lián)電阻。

 

這是電阻誤差所致，在兩個(gè)電阻串陣列中都很常見(jiàn)，可以忽略不計。圖4表明，兩個(gè)電阻之間的失配誤差在較高代碼下很小。當代碼小于¼量程時(shí)，失配的確會(huì )超過(guò)±1%，但是，造成這種情況的原因是內部CMOS開(kāi)關(guān)電阻效應增加了誤差，此誤差不能忽略。

 

圖4. 10k電阻失配誤差

 

存儲器在應用中為何如此重要

 

在利用數字電位計設置電路電平，或者校準傳感器和增益設置時(shí)，數字電位計的上電狀態(tài)對于確保準確而快速的配置非常重要。數字電位計提供多種選項，以確保器件能以用戶(hù)首選狀態(tài)上電。數字電位計有兩類(lèi)：

 

 

非易失性數字電位計還有一些其他選項：

 

 

廣泛的存儲器選項允許針對特定系統定制數字電位計選擇。例如，對于要求恒定調整的系統，可使用易失性數字電位計。對于只要求工廠(chǎng)測試校準的系統，則可使用OTP電位計。EEPROM數字電位計可用于保持上次游標位置，這樣，上電時(shí)，數字電位計可返回上次狀態(tài)，并且可在上電后繼續根據需要進(jìn)行調整。

 

 

如上文所示，數字電位計可替代機械電位計來(lái)創(chuàng )建易用的可調節信號鏈，從而改善規格、可靠性和PCB面積。設計時(shí)考慮上述因素即可實(shí)現這些改善以及減少系統設計考慮因素。

 

 

¹ 通過(guò)數字電位計端子發(fā)送的信號僅限于最大和最小電源電壓。如果信號超過(guò)電源電壓，內部ESD保護二極管會(huì )將信號箝位。對于交流信號，則可偏置信號，以維持單電源范圍，或者考慮使用雙電源數字電位計。

 

² 就如DAC一樣，分辨率指的是游標位置的數量。常見(jiàn)數為128、256個(gè)，最高可達1024個(gè)。

 

本文轉載自亞德諾半導體。