【導讀】在高速數字電路系統中，電路數據傳輸線(xiàn)上阻抗如果不匹配會(huì )引起數據信號反射，造成過(guò)沖、下沖和振鈴等信號畸變，當然信號沿傳輸線(xiàn)傳播過(guò)程當中，如果傳輸線(xiàn)上各處具有一致的信號傳播速度，并且單位長(cháng)度上的電容也一樣，那么信號在傳播過(guò)程中總是看到完全一致的瞬間阻抗。
為什么要阻抗匹配?
在高速數字電路系統中，電路數據傳輸線(xiàn)上阻抗如果不匹配會(huì )引起數據信號反射，造成過(guò)沖、下沖和振鈴等信號畸變，當然信號沿傳輸線(xiàn)傳播過(guò)程當中，如果傳輸線(xiàn)上各處具有一致的信號傳播速度，并且單位長(cháng)度上的電容也一樣，那么信號在傳播過(guò)程中總是看到完全一致的瞬間阻抗。由于在整個(gè)傳輸線(xiàn)上阻抗維持恒定不變，我們給出一個(gè)特定的名稱(chēng)，來(lái)表示特定的傳輸線(xiàn)的這種特征或者是特性，稱(chēng)之為該傳輸線(xiàn)的特征阻抗。
特征阻抗是指信號沿傳輸線(xiàn)傳播時(shí)，信號感受的瞬間阻抗的值。特征阻抗主要參數與PCB導線(xiàn)所在的板層、PCB所用的材質(zhì)(介電常數)、走線(xiàn)寬度、導線(xiàn)與平面的距離等因素有關(guān)，與走線(xiàn)長(cháng)度無(wú)關(guān)。特征阻抗可以使用軟件計算。高速PCB布線(xiàn)中，一般把數字信號的走線(xiàn)阻抗設計為50歐姆，這是個(gè)大約的數字。一般規定同軸電纜基帶50歐姆，頻帶75歐姆，對絞線(xiàn)(差分)為100歐姆。
而減小反射的方法是根據傳輸線(xiàn)的特性阻抗在其發(fā)送端串聯(lián)端接使源阻抗與傳輸線(xiàn)阻抗匹配或者在接收端并聯(lián)端接使負載阻抗與傳輸線(xiàn)阻抗匹配，從而使源反射系數或者負載反射系數為零。常用的端接方式為：串聯(lián)端接、簡(jiǎn)單的并聯(lián)端接、戴維寧端接、RC網(wǎng)絡(luò )端接等。
下面我們將分別對這幾種端接方式進(jìn)行分析
1、串聯(lián)端接
串聯(lián)端接
在信號源端阻抗低于傳輸線(xiàn)特征阻抗的條件下，在信號的源端和傳輸線(xiàn)之間串接一個(gè)電阻R，使源端的輸出阻抗與傳輸線(xiàn)的特征阻抗相匹配，抑制從負載端反射回來(lái)的信號發(fā)生再次反射。
匹配電阻選擇原則：匹配電阻值與驅動(dòng)器的輸出阻抗之和等于傳輸線(xiàn)的特征阻抗。常見(jiàn)的CMOS和TTL驅動(dòng)器，其輸出阻抗會(huì )隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來(lái)說(shuō)，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓撲結構的信號網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負載必須接到傳輸線(xiàn)的末端。
串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點(diǎn)是功耗小，不會(huì )給驅動(dòng)器帶來(lái)額外的直流負載，也不會(huì )在信號和地之間引入額外的阻抗，而且只需要一個(gè)電阻元件。
常見(jiàn)應用：一般的CMOS、TTL電路的阻抗匹配。USB信號也采樣這種方法做阻抗匹配。
2、簡(jiǎn)單的并聯(lián)端接
并聯(lián)端接
在信號源端阻抗很小的情況下，通過(guò)增加并聯(lián)電阻使負載端輸入阻抗與傳輸線(xiàn)的特征阻抗相匹配，達到消除負載端反射的目的。實(shí)現形式分為單電阻和雙電阻兩種形式。
匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來(lái)說(shuō)，負載端的并聯(lián)電阻值必須與傳輸線(xiàn)的特征阻抗相近或相等;對雙電阻形式來(lái)說(shuō)，每個(gè)并聯(lián)電阻值為傳輸線(xiàn)特征阻抗的兩倍。
并聯(lián)終端匹配優(yōu)點(diǎn)是簡(jiǎn)單易行，顯而易見(jiàn)的缺點(diǎn)是會(huì )帶來(lái)直流功耗：?jiǎn)坞娮璺绞降闹绷鞴呐c信號的占空比緊密相關(guān);雙電阻方式則無(wú)論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。
常見(jiàn)應用：以高速信號應用較多。
(1)DDR、DDR2等SSTL驅動(dòng)器。采用單電阻形式，并聯(lián)到VTT(一般為IOVDD的一半)。其中DDR2數據信號的并聯(lián)匹配電阻是內置在芯片中的。
(2)TMDS等高速串行數據接口。采用單電阻形式，在接收設備端并聯(lián)到IOVDD，單端阻抗為50歐姆(差分對間為100歐姆)。
3、戴維寧端接
戴維寧端接
上拉端接會(huì )拉高低電平，下拉端接會(huì )降低高電平，這兩種端接方式雖然都可以抑制過(guò)沖和振鈴，但同時(shí)也會(huì )減小信號裕量，如果使用不當還會(huì )造成信號電平的誤觸發(fā)。戴維南端接方式既可以抑制過(guò)沖，又沒(méi)有這些缺陷。
常見(jiàn)應用：以DDR2地址、控制命令等信號。
以上三終端接比較
戴維南端接優(yōu)勢更大
缺點(diǎn)就是在邏輯高和邏輯低狀態(tài)下，都有直流功耗，所以該端接方式功耗較大，同時(shí)所用器件 較多，容易造成PCB布線(xiàn)緊張。
4、RC端接
戴維南端接在電路沒(méi)有工作的時(shí)候，上拉電阻和下拉電阻上依然會(huì )有電流，這樣會(huì )增加電路的功率消耗。為了解決這個(gè)問(wèn)題，RC端接被派上了用場(chǎng)。有些地方也叫AC端接，其實(shí)就是在并聯(lián)端接的基礎上增加了一個(gè)電容，電容一般采用0.1uF多層陶瓷電容，由于電容通低頻阻高頻的作用，因此電阻不是驅動(dòng)源的直流負載，故這種端接方式無(wú)任何直流功耗，交流功耗也非常小，該端接主要用于時(shí)鐘電路。
RC端接
為實(shí)現阻抗匹配，R的電阻值也要等于傳輸線(xiàn)的阻抗值。電容的容值對信號有什么影響呢
RC端接電容的影響
藍色波形是傳統的下拉端接。綠色，紫色和紅色，分別是電容取100pF，150pF和200pF的時(shí)候對應的波形。
需注意，此RC電路可能會(huì )因此電路上升沿變換，雖然會(huì )降低EMC，但如果過(guò)緩，則會(huì )引起數據線(xiàn)是敘問(wèn)題。在數據線(xiàn)上使用這種電路時(shí)，需特別小心。
5、終端肖特基并聯(lián)端接
肖特基端接
又叫二極管并聯(lián)端接，通常應用在器件內部?，F在很多器件自帶有輸入保護二極管，該端接能有效減小信號過(guò)沖和下沖，但并不能消除反射;同時(shí)二極管的開(kāi)關(guān)速度會(huì )限制響應時(shí)間，所以較高速系統不合適。
最后，在實(shí)際的工程應用中，具體使用哪種端接，需要具體問(wèn)題具體分析。信號性質(zhì)不同，對信號質(zhì)量的要求也不同。最主要的是需要了解各種端接的優(yōu)缺點(diǎn)以及系統對信號的要求，來(lái)最后確定使用那種端接方案。
