【導讀】在我們剛一開(kāi)始接觸到51單片機的時(shí)候對P0口必須加上上拉電阻，否則P0就是高阻態(tài)。對這個(gè)問(wèn)題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對這一概念進(jìn)行簡(jiǎn)單講解。
在我們剛一開(kāi)始接觸到51單片機的時(shí)候對P0口必須加上上拉電阻，否則P0就是高阻態(tài)。對這個(gè)問(wèn)題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對這一概念進(jìn)行簡(jiǎn)單講解。
高阻態(tài)
高阻態(tài)這是一個(gè)數字電路里常見(jiàn)的術(shù)語(yǔ)，指的是電路的一種輸出狀態(tài)，既不是高電平也不是低電平。
如果高阻態(tài)再輸入下一級電路的話(huà)，對下級電路無(wú)任何影響，和沒(méi)接一樣，如果用萬(wàn)用表測的話(huà)有可能是高電平也有可能是低電平，隨它后面接的東西定。
高阻態(tài)的實(shí)質(zhì)
電路分析時(shí)高阻態(tài)可做開(kāi)路理解，你可以把它看作輸出（輸入）電阻非常大。
它的極限可以認為懸空，也就是說(shuō)理論上高阻態(tài)不是懸空，它是對地或對電源電阻極大的狀態(tài)。而實(shí)際應用上與引腳的懸空幾乎是一樣的。
高阻態(tài)的意義
當門(mén)電路的輸出上拉管導通而下拉管截止時(shí)，輸出為高電平，反之就是低電平。
如果當上拉管和下拉管都截止時(shí)，輸出端就相當于浮空（沒(méi)有電流流動(dòng)），其電平隨外部電平高低而定，即該門(mén)電路放棄對輸出端電路的控制。
典型應用
● 在總線(xiàn)連接的結構上?？偩€(xiàn)上掛有多個(gè)設備，設備于總線(xiàn)以高阻的形式連接。這樣在設備不占用總線(xiàn)時(shí)自動(dòng)釋放總線(xiàn)，以方便其他設備獲得總線(xiàn)的使用權。
● 大部分單片機I/O使用時(shí)都可以設置為高阻輸入。高阻輸入可以認為輸入電阻是無(wú)窮大的，認為I/O對前級影響極小，而且不產(chǎn)生電流（不衰減），而且在一定程度上也增加了芯片的抗電壓沖擊能力。
● 高阻態(tài)常用表示方法：高阻態(tài)常用字母Z表示。
在一個(gè)系統中或在一個(gè)整體中，我們往往定義了一些參考點(diǎn)，就像我們常常說(shuō)的海平面，在單片中也是如此，我們無(wú)論說(shuō)是高電平還是低電平都是相對來(lái)說(shuō)的。明確了這一點(diǎn)對這一問(wèn)題可能容易理解。
單片機中的高阻態(tài)
在51單片機，沒(méi)有連接上拉電阻的P0口相比有上拉電阻的P1口在I/O口引腳和電源之間相連是通過(guò)一對推挽狀態(tài)的FET來(lái)實(shí)現的。
組成推挽結構，從理論上講是可以通過(guò)調配管子的參數輕松實(shí)現輸出大電流，提高帶載能力，兩個(gè)管子根據通斷狀態(tài)有四種不同的組合，上下管導通相當于把電源短路了，這種情況下在實(shí)際電路中絕對不能出現。
從邏輯電路上來(lái)講，上管開(kāi)-下管關(guān)開(kāi)時(shí)IO與VCC直接相連，IO輸出低電平0,這種結構下如果沒(méi)有外接上拉電阻，輸出0就是開(kāi)漏狀態(tài)（低阻態(tài)），因為I/O引腳是通過(guò)一個(gè)管子接地的，并不是使用導線(xiàn)直接連接，而一般的MOS在導通狀態(tài)也會(huì )有mΩ極的導通電阻。
到這里就很清楚了，無(wú)論是低阻態(tài)還是高阻態(tài)都是相對來(lái)說(shuō)的，把下管子置于截止狀態(tài)就可以把GND和I/O口隔離達到開(kāi)路的狀態(tài)，這時(shí)候推挽一對管子是截止狀態(tài)，忽略讀取邏輯的話(huà)I/O口引腳相當于與單片機內部電路開(kāi)路，考慮到實(shí)際MOS截止時(shí)會(huì )有少許漏電流，就稱(chēng)作“高阻態(tài)”。
由于管子PN節帶來(lái)的結電容的影響，有的資料也會(huì )稱(chēng)作“浮空”，通過(guò)I/O口給電容充電需要一定的時(shí)間，那么IO引腳處的對地的真實(shí)電壓和水面浮標隨波飄動(dòng)類(lèi)似了，電壓的大小不僅與外界輸入有關(guān)還和時(shí)間有關(guān)，在高頻情況下這種現象是不能忽略的。
總之一句話(huà)高阻態(tài)是一個(gè)相對概念。在使用的時(shí)候我們只要按照要求去做，讓我們加上拉我們就加上，都是有一定道理的。
