隨著(zhù)器件工作頻率越來(lái)越高，高速PCB設計所面臨的信號完整性等問(wèn)題成為傳統設計的一個(gè)瓶頸，工程師在設計出完整的解決方案上面臨越來(lái)越大的挑戰。盡管有關(guān)的高速仿真工具和互連工具可以幫助設計設計師解決部分難題，但高速PCB設計中也更需要經(jīng)驗的不斷積累及業(yè)界間的深入交流。
下面列舉的是其中一些廣受關(guān)注的問(wèn)題。

布線(xiàn)拓樸對信號完整性的影響

當信號在高速PCB板 上沿傳輸線(xiàn)傳輸時(shí)可能會(huì )產(chǎn)生信號完整性問(wèn)題。意法半導體的網(wǎng)友tongyang問(wèn)：對于一組總線(xiàn)(地址，數據，命令)驅動(dòng)多達4、5個(gè)設備(FLASH、 SDRAM等)的情況，在PCB布線(xiàn)時(shí)，是總線(xiàn)依次到達各設備，如先連到SDRAM，再到FLASH……還是總線(xiàn)呈星型分布，即從某處分離，分別連到各設 備。這兩種方式在信號完整性上，哪種較好？

對此，李寶龍指出，布線(xiàn)拓撲對信號完整性的影響，主要反映在各個(gè)節點(diǎn)上信號到達時(shí)刻不一致，反射信號同樣到達某節點(diǎn)的時(shí)刻不一致，所以造成信號質(zhì)量惡化。 一般來(lái)講，星型拓撲結構，可以通過(guò)控制同樣長(cháng)的幾個(gè)分支，使信號傳輸和反射時(shí)延一致，達到比較好的信號質(zhì)量。在使用拓撲之間，要考慮到信號拓撲節點(diǎn)情況、 實(shí)際工作原理和布線(xiàn)難度。不同的Buffer，對于信號的反射影響也不一致，所以星型拓撲并不能很好解決上述數據地址總線(xiàn)連接到FLASH和SDRAM的 時(shí)延，進(jìn)而無(wú)法確保信號的質(zhì)量;另一方面，高速的信號一般在DSP和SDRAM之間通信，FLASH加載時(shí)的速率并不高，所以在高速仿真時(shí)只要確保實(shí)際高 速信號有效工作的節點(diǎn)處的波形，而無(wú)需關(guān)注FLASH處波形;星型拓撲比較菊花鏈等拓撲來(lái)講，布線(xiàn)難度較大，尤其大量數據地址信號都采用星型拓撲時(shí)。

焊盤(pán)對高速信號的影響

在PCB中， 從設計的角度來(lái)看一個(gè)過(guò)孔主要由兩部分組成：中間的鉆孔和鉆孔周?chē)暮副P(pán)。有名為fulonm的工程師請教嘉賓焊盤(pán)對高速信號有何影響，對此，李寶龍表 示：焊盤(pán)對高速信號有影響，其影響類(lèi)似器件的封裝對器件的影響。詳細的分析，信號從IC內出來(lái)以后，經(jīng)過(guò)邦定線(xiàn)、管腳、封裝外殼、焊盤(pán)、焊錫到達傳輸線(xiàn)， 這個(gè)過(guò)程中的所有關(guān)節都會(huì )影響信號的質(zhì)量。但實(shí)際分析時(shí)，很難給出焊盤(pán)、焊錫加上管腳的具體參數。所以一般就用IBIS模型中的封裝的參數將他們都概括 了，當然這樣的分析在較低的頻率上可以接收，但對于更高頻率信號更高精度仿真就不夠精確?，F在的一個(gè)趨勢是用IBIS的V-I、V-T曲線(xiàn)描述 Buffer特性，用SPICE模型描述封裝參數。
[page]

如何抑制電磁干擾

PCB是產(chǎn)生電磁干擾(EMI)的源頭，所以PCB設 計直接關(guān)系到電子產(chǎn)品的電磁兼容性(EMC)。如果在高速PCB設計中對EMC/EMI予以重視，將有助縮短產(chǎn)品研發(fā)周期加快產(chǎn)品上市時(shí)間。因此，不少工 程師在此次論壇中非常關(guān)注抑制電磁干擾的問(wèn)題。例如，無(wú)錫祥生醫學(xué)影像有限責任公司的舒劍表示，在EMC測試中發(fā)現時(shí)鐘信號的諧波超標十分嚴重，請問(wèn)是不 是要對使用到時(shí)鐘信號的IC的電源引腳做特殊處理，目前只是在電源引腳上連接去耦電容。在PCB設計中還有需要注意哪些方面以抑止電磁輻射呢？對此，李寶 龍指出，EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導方 式傳播，此外，必要的匹配和屏蔽也是需要的。

李寶龍也在回答WHITE網(wǎng)友的問(wèn)題時(shí)指出，濾波是解決EMC通過(guò)傳導途徑輻射的一個(gè)好辦法，除此之外，還可以從干擾源和受害體方面入手考慮。干擾源方 面，試著(zhù)用示波器檢查一下信號上升沿是否太快，存在反射或Overshoot、undershoot或ringing，如果有，可以考慮匹配；另外盡量避 免做50%占空比的信號，因為這種信號沒(méi)有偶次諧波，高頻分量更多。受害體方面，可以考慮包地等措施。
RF布線(xiàn)是選擇過(guò)孔還是打彎布線(xiàn)

此次論壇中，也不有少網(wǎng)友就高速模擬電路設計提問(wèn)。如精恒電子的一位網(wǎng)友問(wèn)：在高速PCB中，過(guò)也可以減少很大的回流路徑，但有人說(shuō)情愿彎一下也不要打過(guò)也，那應該如何取舍?

對此，李寶龍指出，分析RF電路的回流路徑，與高速數字電路中信號回流不太一樣。二者有共同點(diǎn)，都是分布參數電路，都是應用Maxwell方程計算電路的 特性。但射頻電路是模擬電路，有電路中電壓V=V(t)、電流I=I(t)兩個(gè)變量都需要進(jìn)行控制，而數字電路只關(guān)注信號電壓的變化V=V(t)。因此， 在RF布線(xiàn)中，除了考慮信號回流外，還需要考慮布線(xiàn)對電流的影響。即打彎布線(xiàn)和過(guò)孔對信號電流有沒(méi)有影響。此外，大多數RF板都是單面或雙面PCB，并沒(méi)有完整的平面層，回流路徑分布在信號周?chē)鱾€(gè)地和電源上，仿真時(shí)需要使用3D場(chǎng)提取工具分析，這時(shí)候打彎布線(xiàn)和過(guò)孔的回流需要具體分析;高速數字電路分析一般只處理有完整平面層的多層PCB，使用2D場(chǎng)提取分析，只考慮在相鄰平面的信號回流，過(guò)孔只作為一個(gè)集總參數的R-L-C處理。

相關(guān)閱讀：

超實(shí)用的PCB設計技巧（上篇）
高速PCB的可控性與電磁兼容性設計
高速印制電路板的EMC設計