我們已經(jīng)看到了交錯帶來(lái)的優(yōu)勢以及所有不錯的速度和帶寬帶來(lái)的一些缺點(diǎn)?，F在讓我們繼續討論幾個(gè)讀者在不同點(diǎn)上評論過(guò)的另一個(gè)話(huà)題。

這個(gè)問(wèn)題圍繞著(zhù)ADC的噪聲貢獻因素。在評估ADC的噪聲時(shí)，我們需要考慮哪些事項？噪聲可以通過(guò)多種方式進(jìn)入ADC。在接下來(lái)的幾篇博客中，我們將介紹噪聲進(jìn)入ADC的所有門(mén)口，并可能出現在輸出數據的FFT中。首先，我們將從確定門(mén)口開(kāi)始。

在考慮ADC中的噪聲時(shí)，幾乎可以將ADC視為混頻器。如果有噪聲從各種門(mén)口中的任何一個(gè)進(jìn)入ADC，則噪聲可以表現在輸出數據的FFT中。如圖1所示，噪聲可以通過(guò)電源輸入、模擬輸入和時(shí)鐘進(jìn)入轉換器。

圖1

ADC噪聲“門(mén)口”

由于噪聲在這里是一個(gè)相當寬松的術(shù)語(yǔ)，讓我們根據所討論的ADC的輸入（門(mén)口）來(lái)賦予它更多的含義。我們將從圖表的頂部開(kāi)始，逆時(shí)針?lè )较蚬ぷ鳌?br style="padding: 0px; margin: 0px auto;"/>
電源輸入是噪聲進(jìn)入ADC并出現在輸出數據的FFT中的路徑。在這種情況下，有幾種方法可以評估這種噪聲及其對ADC性能的影響。ADC的設計應使器件本身衰減來(lái)自電源的噪聲輸入。這里用于評估電源噪聲的測量值是電源抑制比（PSRR）和電源調制比（PSMR）。通過(guò)測量這兩個(gè)參數，我們可以了解ADC處理通過(guò)電源輸入輸入的噪聲的能力。稍后我們將更詳細地介紹這一點(diǎn)?，F在，讓我們繼續看噪音門(mén)口。

接下來(lái)，讓我們看一下ADC的模擬輸入。從這個(gè)角度來(lái)看，必須從兩個(gè)方面考慮噪聲。首先，一般寬帶噪聲通過(guò)模擬輸入進(jìn)入轉換器，通常來(lái)自信號鏈中ADC之前的組件。我們可以為ADC選擇噪聲極低的驅動(dòng)放大器，但放大并輸入ADC的噪聲量仍然有限。

為了幫助解決這個(gè)問(wèn)題，ADC的輸入端通常使用抗混疊濾波器（AAF）。這有助于濾除可能進(jìn)入ADC的大部分寬帶噪聲。這最終體現在A(yíng)DC的信噪比（SNR）中。除寬帶噪聲外，雜散成分和諧波也可以通過(guò)模擬輸入進(jìn)入ADC。AAF 也有助于過(guò)濾這些。這將反映在A(yíng)DC的無(wú)雜散動(dòng)態(tài)范圍（SFDR）上。擁有良好的 AAF 設計來(lái)幫助這兩個(gè)方面非常重要。同樣，我們將在以后的博客中更詳細地研究這一點(diǎn)。

當我們圍繞ADC逆時(shí)針移動(dòng)時(shí)，我們看到的最后一個(gè)門(mén)口是時(shí)鐘輸入。該輸入與模擬輸入類(lèi)似，允許寬帶噪聲以及雜散和諧波成分進(jìn)入ADC，并出現在輸出數據的FFT中。確保選擇適當的時(shí)鐘輸入驅動(dòng)器，為ADC提供干凈的低抖動(dòng)輸入時(shí)鐘非常重要。

該時(shí)鐘信號應以這樣一種方式路由到ADC，使其不會(huì )耦合到可能進(jìn)入ADC的噪聲中。與模擬輸入類(lèi)似，時(shí)鐘輸入端可以使用濾波器來(lái)幫助濾除可能通過(guò)時(shí)鐘輸入進(jìn)入ADC的噪聲。同樣，與模擬輸入的情況一樣，通過(guò)時(shí)鐘輸入的噪聲機制可以在A(yíng)DC的SNR和SFDR性能中體現出來(lái)。

在使用ADC設計系統時(shí)，必須考慮所有這些門(mén)口。我們看到，我們應該將ADC視為一個(gè)混頻器，它將來(lái)自這些門(mén)口中的任何一個(gè)的各種噪聲成分混合到FFT的輸出數據中。顯然，系統設計人員希望僅在A(yíng)DC的輸出端獲得所需信號。為此，我們必須對每個(gè)輸入采取適當的步驟，以確保噪聲最小化并且不會(huì )進(jìn)入這些門(mén)口。請繼續關(guān)注我們更深入地探討這些輸入中的每一個(gè)，并更詳細地評估噪聲如何耦合到ADC中，以及可以采取哪些措施來(lái)防止噪聲。