每個(gè)人都知道運放應該使用靠近運放供電管腳的去耦電容，對嗎？但為什么要使用這個(gè)去耦電容呢？舉個(gè)例子，如果沒(méi)有合適的去耦，運放會(huì )更容易產(chǎn)生振蕩。了解使用去耦電容的原因能夠增加你對這個(gè)問(wèn)題的理解和認知。

 

電源抑制比是運放抑制供電發(fā)生變化的能力。如圖1所示，在低頻段，運放的電源抑制比是非常高的，但是隨著(zhù)頻率的增加，電源抑制比會(huì )減小。在高頻段，較小的電源抑制比可能會(huì )導致運放振蕩。

我們經(jīng)常認為，外部的供電噪聲會(huì )影響運放。但是，運放自身會(huì )產(chǎn)生一些問(wèn)題。例如，負載電流來(lái)源于運放的供電。如果沒(méi)有合適的去耦，運放的供電端的阻抗就會(huì )非常大。這會(huì )導致負載的AC電流在供電端產(chǎn)生一個(gè)AC電壓，從而構成了一條無(wú)意的，不可控的反饋回路。供電端的電感能夠放大該AC電壓。在高頻段，運放的電源抑制比比較低，這條無(wú)意的反饋回路能夠引起振蕩。

 

當然，運放內部電路也會(huì )帶來(lái)一些影響。如果沒(méi)有一個(gè)穩定的供電，內部電路的節點(diǎn)之間也可能會(huì )產(chǎn)生反饋回路。內部電路的設計是為了使運放工作得更穩定，供電端有較低的電阻。如果沒(méi)有穩定的低阻抗的電源供電，運放的工作可能變得特別異常且不可預測。

 

給運放的輸入端加一個(gè)干凈的正弦波，較差的去耦產(chǎn)生的反饋回路上可能是一個(gè)失真的正弦波。如圖2 所示，在供電端的信號電流經(jīng)常是失真的，因為它僅僅是正弦信號的一半。如果正端供電和負端供電的電源抑制比不相同，也會(huì )使輸出波形失真。

 

 

如果負載電流很大，該問(wèn)題會(huì )變得更加嚴重。電抗性負載會(huì )產(chǎn)生相位，使負載電流產(chǎn)生相移，這可能會(huì )加劇這個(gè)問(wèn)題。容性負載在反饋回路上會(huì )產(chǎn)生額外的相移，很有可能會(huì )產(chǎn)生振蕩。為了消除這些問(wèn)題，我們需要較大容值的鉭電容作為去耦電容，并且需要特別注意該電容的布局，應直接連接在供電引腳上，且越近越好。

 

當然，并不是所有的低質(zhì)量的去耦都會(huì )使運放產(chǎn)生振蕩。如果沒(méi)有足夠的正向反饋，或者相移并不是很大，并不會(huì )使運放振蕩。但是，運放的性能會(huì )大大下降。較大的過(guò)沖，較長(cháng)的建立時(shí)間會(huì )影響頻率響應和脈沖響應。

 

在以前的博客中曾經(jīng)討論過(guò)，TINA或者其它的SPICE仿真工具不能很好地仿真出這些現象。SPICE中的電壓源是相當穩定的，不會(huì )隨著(zhù)負載電流而產(chǎn)生變化。要想仿真出實(shí)際的供電阻抗非常難，并且結果是不準確的。電源抑制比的值用我們最好的模型macro來(lái)仿真，但是，反饋回路上的相位關(guān)系不可能完全準確。一般情況下，仿真是很有用的，但并不能準確地預測出上述現象。

 

你不應該成為一個(gè)偏執狂------沒(méi)有必要對去耦太過(guò)要求。對一些特別敏感的情況和潛在的問(wèn)題提高警惕就可以了。適當的理解和認知會(huì )使模擬設計變得更好。

(來(lái)源：EDN電子技術(shù)設計，作者：作者：Bruce Trump）