【導讀】高速和低速數據轉換器在現代寬帶移動(dòng)無(wú)線(xiàn)電中發(fā)揮關(guān)鍵功能。本應用筆記概述了如何確定基帶采樣無(wú)線(xiàn)電架構中的高速數據轉換器性能要求。此外，在考慮高速模擬前端（AFE）解決方案時(shí)，還概述了系統分區策略和優(yōu)點(diǎn)。
高速和低速數據轉換器在現代寬帶移動(dòng)無(wú)線(xiàn)電中發(fā)揮關(guān)鍵功能。本應用筆記概述了如何確定基帶采樣無(wú)線(xiàn)電架構中的高速數據轉換器性能要求。此外，在考慮高速模擬前端（AFE）解決方案時(shí)，還概述了系統分區策略和優(yōu)點(diǎn)。
簡(jiǎn)介
多年來(lái)，無(wú)線(xiàn)通信已發(fā)生了巨大的發(fā)展。僅以空氣為媒介運行的產(chǎn)品和小工具的發(fā)明使世界進(jìn)入了一個(gè)更快的時(shí)代。它不僅改變了交流的狀態(tài)，而且為交通，工業(yè)生產(chǎn)，商業(yè)以及最重要的是人們的日常生活中的新起點(diǎn)鋪平了道路。
移動(dòng)寬帶無(wú)線(xiàn)通信系統采用幾種技術(shù)來(lái)提高頻譜效率。為了實(shí)現高數據速率，產(chǎn)生最佳的系統容量并確?？煽康姆?wù)質(zhì)量（QoS），現代無(wú)線(xiàn)通信系統使用具有高階調制（16Q AM至64 QAM）的可變信道帶寬（BW = 1.25 MHz至20 MHz）碼分或正交頻分多址（CDMA，OFDMA）以及可擴展的智能天線(xiàn)技術(shù)（例如，多輸入多輸出或MIMO，空間分集）。
3GPP標準UMTS，TD-SCDMA和長(cháng)期演進(jìn)（LTE）以及其他諸如IEEE?802.16e，IEEE 802.11n和IEEE 802.11ac等標準都是使用這些技術(shù)的一些常見(jiàn)系統。例如，使用64 QAM調制，具有2048個(gè)子載波的正交頻分多路復用（OFDM），20 MHz信道帶寬和2×2 MIMO，4G LTE無(wú)線(xiàn)電可以以強大的性能實(shí)現大于100 Mbps的峰值數據速率建筑學(xué)。
帶有OFDM的高階調制，寬信道帶寬和MIMO架構共同要求從接收模數轉換器（Rx ADC）和發(fā)送數模轉換器（Tx DAC）獲得更高的性能。高速數據轉換器的要求包括更快的采樣率，更高的動(dòng)態(tài)范圍，改善的光譜性能以及多個(gè)通道。此外，由于最終產(chǎn)品通信設備是移動(dòng)的且由電池供電，因此數據轉換器必須具有低功耗和微型尺寸。在選擇正確的高速數據轉換器解決方案時(shí)，這些因素給設計帶來(lái)了迷宮。以下主題介紹了一種可幫助設計人員應對這些挑戰的方法。
無(wú)線(xiàn)電和數據轉換器功能
小型，低功耗和低成本是移動(dòng)無(wú)線(xiàn)產(chǎn)品（如智能手機，數據卡，嵌入式無(wú)線(xiàn)電，公共安全無(wú)線(xiàn)電，戰術(shù)軍事無(wú)線(xiàn)電或移動(dòng)衛星無(wú)線(xiàn)電）中的重要設計目標。因此，直接轉換零中頻（ZIF）架構是一種常見(jiàn)的無(wú)線(xiàn)電解決方案。與外差式無(wú)線(xiàn)電相比，ZIF架構消除了多個(gè)中頻成分，例如IF混頻器，VGA，LO合成器和鏡像抑制濾波器。這種消除降低了成本并減小了尺寸。此外，在具有可變信道帶寬的應用（例如LTE）中，ZIF架構可用于可編程基帶濾波。
典型的ZIF無(wú)線(xiàn)電基于高度集成的模擬前端芯片。
圖1說(shuō)明了典型移動(dòng)無(wú)線(xiàn)電應用中使用的ZIF陣容。ZIF無(wú)線(xiàn)電架構需要一個(gè)雙通道Rx ADC和一個(gè)雙通道Tx DAC用于同相和正交（I / Q）基帶信號采樣和構建。其他低速轉換器用于RF前端增益控制和輔助模擬信號測量，例如溫度和發(fā)射器RF功率。轉換器的數字總線(xiàn)與現場(chǎng)可編程門(mén)陣列（FPGA），數字信號處理器（DSP）或專(zhuān)用集成電路（ASIC）形式的數字基帶處理器接口。數字基帶處理器執行信號處理功能，例如通道編碼，調制映射和數字濾波。單模ZIF無(wú)線(xiàn)電可能需要多達八個(gè)數據轉換器通道。
輸入高速模擬前端（AFE）
如圖1所示，高速轉換器通道和無(wú)線(xiàn)電收發(fā)器之間的比率為4：1。對于每個(gè)添加的無(wú)線(xiàn)電收發(fā)器，數據轉換器的密度增加四倍。在4×4 MIMO設計中可以看到數據轉換器與無(wú)線(xiàn)電之間的戲劇性4：1關(guān)系，其中需要四個(gè)無(wú)線(xiàn)電收發(fā)器以及16個(gè)高速數據轉換器通道。這使得數據轉換器功能成為重要的領(lǐng)域，密集的模擬集成可以幫助縮小尺寸，降低成本和降低功耗，這對于移動(dòng)無(wú)線(xiàn)電設計至關(guān)重要。
MAX19713高速AFE框圖。
可以將高速和低速數據轉換器組合到單個(gè)設備中，以滿(mǎn)足移動(dòng)產(chǎn)品的尺寸，成本和功耗目標。高速AFE可以用作集成轉換器解決方案。MAX19713就是這樣一種AFE，如圖2所示。AFE集成了與無(wú)線(xiàn)電前端接口所需的所有數據轉換器。
高速AFE在多模式設計中具有應用。一個(gè)示例是一種雙模無(wú)線(xiàn)電，它支持具有基于Wi-Fi?或MIMO的設計的UMTS，例如LTE，WiMAX?和IEEE 802.11n / ac，它們需要多個(gè)無(wú)線(xiàn)電和多個(gè)轉換器通道。無(wú)線(xiàn)電數據轉換器和RF收發(fā)器之間的4：1關(guān)系使AFE成為基于FPGA和基于DSP的設計的有吸引力的解決方案。
由于獨立的DSP和FPGA通常是純數字設備，因此它們沒(méi)有集成混合信號數據轉換器功能。高速AFE可以滿(mǎn)足數據轉換器的要求，理想情況下可以在低功耗，占用空間小的情況下完成這項工作。AFE分區的另一個(gè)優(yōu)點(diǎn)是可伸縮性。當給定的設計從1×1單輸入單輸出（SISO）擴展到2×2 MIMO或4×4 MIMO時(shí)，可以根據需要使用AFE。這減輕了數字基帶調制解調器的負擔，而不必集成多個(gè)AFE配置以支持不同的MIMO無(wú)線(xiàn)電方案。將轉換器移出數字基帶可以?xún)?yōu)化調制解調器的芯片尺寸，降低測試成本，并降低芯片成本。因此，獨立的AFE分區可提供設計靈活性和可伸縮性。然而，
Rx ADC：多少位？
可以使用圖3中的示例Rx ADC SNR預算分析來(lái)計算Rx ADC的動(dòng)態(tài)性能要求。該分析確定了可靠的信號恢復所需的Rx ADC動(dòng)態(tài)范圍。在基帶采樣應用中，重要的ADC參數是信噪比和失真（SINAD），它轉換為有效位數（ENOB）。
RX ADC SNR預算顯示了不同系統方面如何影響總動(dòng)態(tài)范圍要求。
SINAD參數說(shuō)明了奈奎斯特頻帶內的噪聲和失真，以及由于過(guò)采樣導致的過(guò)程增益。選擇射頻前端靈敏度，噪聲系數和濾波，以滿(mǎn)足所需SER的基帶解調信號處理要求。在不顯著(zhù)降低SNR的情況下，量化ZIF接收器的模擬I / Q輸出信號是Rx ADC的主要工作。此外，Rx ADC不會(huì )引入會(huì )抑制可靠信號恢復的失真。
圖3中的分析使用具有OFDM，信道帶寬= 5MHz和1e-5 SER的64QAM調制，并考慮了ADC SNR下降，ADC增益/偏移誤差和RF前端自動(dòng)增益控制（AGC）誤差。該分析適用于任何空中接口標準，包括LTE，高速分組接入（HSPA）和802.11a / b / g / n / ac。
Rx ADC SNR預算涉及幾個(gè)因素：
調制SNR：對于SER = 1e-5的64 QAM調制，數字解調器需要18 dB SNR。這是基于已知的符號錯誤概率理論（圖4）。
SNR裕度：由于A(yíng)DC具有內部噪聲源，因此其表現不像理想的量化器。ADC固有地在輸入信號中增加了噪聲和失真。設計目標是選擇一個(gè)噪聲和失真度在可接受范圍內的ADC，以滿(mǎn)足數字解調器的SNR要求。通常，良好的品質(zhì)因數是0.6 dB的衰減。這意味著(zhù)ADC不會(huì )使輸入SNR的下降幅度超過(guò)0.6 dB。因此，ADC的SNR必須比輸入信號的SNR電平好8.86dB。換句話(huà)說(shuō)，如果輸入信號具有18.6 dB的SNR，要實(shí)現18 dB的SNR，則ADC需要26.89 dB的SNR，以防止輸入信號降級超過(guò)0.6 dB。以下公式計算系統SNR：
系統SNR = -20log（10-SNRa / 10 + 10-SNRb / 10 +….10-SNRn / 10）1/2
PAPR：對于2n載波（子載波= 256、512、2048）OFDM信令，PAPR為8 dB至12 dB。這意味著(zhù)ADC輸入必須回退12 dB，以防止在峰值期間削波。應當避免ADC削波，因為它會(huì )產(chǎn)生會(huì )降低SER性能的失真。
增益/失調誤差：ADC增益誤差的主要來(lái)源是內部基準電壓。內部基準電壓源可在整個(gè)溫度范圍內具有±5％的容差。失調是內部ADC放大器電壓失調的殘差。增益誤差和失調誤差是ADC誤差預算中的重要考慮因素，因為它們會(huì )減小可用的動(dòng)態(tài)范圍。如果增益誤差和失調誤差分別為滿(mǎn)量程的10％，則各自會(huì )導致動(dòng)態(tài)范圍降低1 dB。由于該錯誤，ADC必須后退1 dB，以防止輸入削波，而后退1 dB，以解決有限的動(dòng)態(tài)范圍。使用內部ADC基準電壓源可節省成本和尺寸，并且消除了庫存中的額外組件。合理的成本大小折衷方案是使用帶有集成基準的高速AFE，并增加2 dB的動(dòng)態(tài)范圍余量。
AGC錯誤：典型的ZIF接收器集成了AGC來(lái)設置基帶模擬I / Q輸出電壓信號電平。由于過(guò)程，溫度和電源電壓的變化，AGC電平可能會(huì )出現20％（±10％）的精度誤差。這在A(yíng)GC中轉換為2 dB的誤差。為了在Rx ADC輸入端保持所需的SNR電平和PAPR補償，應在SNR預算分析中考慮AGC誤差。例如，如果實(shí)際AGC設置比預期設置低2 dB，則SNR將降低2 dB。
信道濾波器：在某些情況下，RF接收器無(wú)法充分過(guò)濾不良的相鄰信道干擾源。在這種情況下，Rx ADC必須具有足夠的動(dòng)態(tài)范圍，以處理阻塞信號電平和所需信號，同時(shí)保持所需數字信號解調所需的SINAD。附加的動(dòng)態(tài)范圍用于對不需要的干擾源進(jìn)行數字濾波?；蛘?，為了降低成本和裸片尺寸，可以降低基帶模擬濾波器的階數，并且可以數字方式進(jìn)行其他濾波。在模擬和數字濾波器階數之間存在dB-dB的關(guān)系，因此必須通過(guò)將Rx ADC的動(dòng)態(tài)范圍提高6 dB來(lái)將模擬濾波減少6 dB。在此示例中，假定了12 dB的阻塞衰減。
處理增益：假設Rx ADC是基帶模擬I / Q信號的2倍過(guò)采樣。由于基帶信號為BW = 2.5 MHz，FCLK = 10 MHz，因此產(chǎn)生的處理增益為3 dB。過(guò)程增益將SNR提高了3 dB，可以從所需的Rx ADC SNR中減去該增益。
Tx DAC：多少位？
可以使用圖5中的示例Tx DAC SNR預算分析來(lái)計算Tx DAC的動(dòng)態(tài)性能要求。該分析基于ZIF發(fā)送器陣容的誤差矢量幅度（EVM）規范。EVM是許多空中接口標準（3G，4G和802.11）中使用的調制質(zhì)量指標，并定義為RMS星座圖誤差幅度與峰值星座圖符號幅度之比。
Tx DAC SNR預算包括許多因素，這些因素會(huì )影響整個(gè)動(dòng)態(tài)范圍。使用這種方法，設計人員可以確定所需的TX DAC ENOB。
圖5中的性能預算分析使用具有OFDMA的16QAM調制，1e-6 SER，信道帶寬= 8.75 MHz以及Tx DAC降級，DAC增益/失調誤差和PAPR的余量。該分析以WiBro?空中接口標準為例，但適用于任何無(wú)線(xiàn)寬帶標準。
Tx DAC SNR預算涉及多個(gè)因素：
調制EVM：使用MAX2837 RF收發(fā)器的給定空中接口參考設計，例如WiBro，可為16QAM提供3.5％的發(fā)送EVM，并提供POUT = 23的3/4前向糾錯（3 / 4-FEC）編碼信號dBm的EVM規范以天線(xiàn)為參考，并且包括RF調制器和功率放大器（PA）損傷。3.5％的EVM性能可轉換為-29.1 dB的SNR。
SNR裕度：假設Tx DAC不能將系統SNR降低超過(guò)0.6 dB，這意味著(zhù)Tx EVM降低了0.25％?？傮w而言，包括Tx DAC貢獻在內的Tx EVM必須為3.75％（3.5％+ 0.25％）或28.5 dB SNR?；?6QAM調制，調制器和PA產(chǎn)生29.1dB SNR。因此，Tx DAC必須具有更好的SNR（8.86 dB）才能產(chǎn)生0.6dB的衰減。Tx DAC需要37.96 dB的SNR（29.1 dB + 8.86 dB）。
PAPR：對于2n載波（子載波= 256、512、2048）OFDMA信令，PAPR為8dB至12dB。這意味著(zhù)必須將Tx DAC輸出調低-12 dB，以防止在峰值期間出現削波。DAC削波產(chǎn)生信號失真，導致雜散發(fā)射，從而降低SER性能。
增益/失調誤差：DAC增益誤差的主要來(lái)源是內部基準電壓。內部基準電壓源可在整個(gè)溫度范圍內具有±5％的容差。失調是內部DAC放大器電壓失調的殘差。增益誤差和失調誤差是DAC誤差預算中的重要考慮因素，因為它們會(huì )減小可用的動(dòng)態(tài)范圍。如果增益誤差和失調誤差均為滿(mǎn)量程的10％，則每個(gè)誤差都會(huì )使動(dòng)態(tài)范圍降低1 dB。由于該錯誤，DAC必須回退1 dB以防止輸出削波，而必須回退1 dB以解決有限的動(dòng)態(tài)范圍。
Sin（x）/ x校正：在fC / fOUT = 4時(shí)，sin（x）/ x頻率響應會(huì )在fOUT = FCLK / 4時(shí)導致-0.91 dB衰減。在數字基帶中實(shí)現的有限脈沖響應（FIR）濾波器可以對此進(jìn)行校正?；蛘?，如果該滾降是可接受的，則可以將+0.91 dB的余量添加到SNR預算中，這在fOUT = FCLK / 4時(shí)說(shuō)明了-0.91 dB的SNR下降。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請電話(huà)或者郵箱editor@52solution.com聯(lián)系小編進(jìn)行侵刪。
推薦閱讀：
Silicon Labs CTO：Matter標準將加速推進(jìn)智能家居和物聯(lián)網(wǎng)應用
貿澤與Qorvo攜手推出全新電子書(shū)探索電子設計中的電源效率
Digi-Key 宣布與 SPARK Microsystems 達成全球分銷(xiāo)協(xié)議
使用開(kāi)放式交流/直流電源時(shí)如何確保獲得最佳效果
