采用傳統方法解釋CTSD技術(shù)概念時(shí)，都是先理解離散時(shí)間∑-Δ (DTSD)調制器環(huán)路的基本原理，然后用等效的連續時(shí)間元件來(lái)替換離散時(shí)間環(huán)路元件。雖然通過(guò)這種方法可以深入了解∑-Δ功能，但我們的目標是更直觀(guān)地了解精密CTSD ADC內在優(yōu)勢的背后原因。首先，我們將概述一種逐步構建CTSD調制器環(huán)路的方法，首先采用常見(jiàn)的閉環(huán)反相放大器配置，然后與ADC和DAC組合在一起。最后，我們將評估所構建電路的基本∑-Δ功能。

 

第1步：回顧閉環(huán)反相放大器配置

 

CTSD ADC的一個(gè)關(guān)鍵優(yōu)勢是它提供一個(gè)易于驅動(dòng)的連續電阻輸入，而非傳統的前置開(kāi)關(guān)電容采樣器。反相放大器電路具有類(lèi)似的輸入阻抗概念，我們將其用作構建CTSD調制器環(huán)路的起始模塊。

 

閉環(huán)運算放大器配置一直是以高保真度復制模擬輸入的首選方法，圖1所示為其中一種常見(jiàn)的運算放大器配置，稱(chēng)為反相放大器配置。1衡量保真度的一個(gè)指標是輸出與輸入增益的比值，采用∑-Δ術(shù)語(yǔ)表示，也稱(chēng)為信號傳遞函數(STF)。確定影響STF的參數需要進(jìn)行電路分析。

 

圖1.采用反相放大器配置的閉環(huán)運算放大器。

 

為了鞏固我們的數學(xué)知識，我們來(lái)回顧一下著(zhù)名V_OUT ⁄V_IN的由來(lái)。首先，我們假設運算放大器A的開(kāi)環(huán)增益無(wú)窮大。根據這一假設，運算放大器的負輸入V_n將處于地電位。在這里應用基爾霍夫定律

 

 

將其映射到V_OUT和V_IN，我們得到增益或STF為

 

 

接下來(lái)，我們放棄不切實(shí)際的無(wú)限增益假設，在運算放大器的有限增益A下重新推導STF，則STF如下式所示

 

 

在這里，教科書(shū)通常會(huì )描述每個(gè)參數R_IN、R_f和A的靈敏度。在本示例中，我們繼續構建CTSD環(huán)路。

 

第2步：將離散部件引入放大器

 

我們的ADC信號鏈需要數字版本的V_IN。下一步，我們要在此電路中引入數字部件。我們沒(méi)有按傳統方式直接在輸入信號端放置一個(gè)采樣ADC，而是嘗試其他方法，在放大器輸出之后放置一個(gè)典型ADC器件來(lái)獲取數字信號數據。但是，ADC的輸出不能直接用作反饋，因為它必須是模擬電壓。因此，我們需要在A(yíng)DC之后放置一個(gè)電壓數模轉換器(DAC)，如圖2所示。

 

圖2.在反相放大器配置中引入ADC和DAC。

 

采用ADC和DAC后，V_OUT仍能表示V_IN，但由于增加了數字部件，因此存在量化誤差。所以，從V_IN到V_OUT的信號流沒(méi)有變化。這里要注意的一點(diǎn)是，為了使環(huán)路功能相對于0 V保持對稱(chēng)，并簡(jiǎn)化數學(xué)推導，我們這樣選擇ADC和DAC的基準電壓，如下所示

 

 

第3步：引入模擬累加器 — 積分器

 

圖2中的閉環(huán)配置是否穩定？ADC和DAC均為在采樣時(shí)鐘MCLK下工作的離散元件。設計無(wú)延遲ADC或DAC一直是轉換器專(zhuān)家無(wú)法實(shí)現的夢(mèng)想。由于這些環(huán)路元件采用時(shí)序控制，通常在一個(gè)時(shí)鐘沿進(jìn)行輸入采樣，在另一個(gè)時(shí)鐘沿進(jìn)行處理。因此，ADC和DAC組合輸出V_OUT（即圖2中的反饋）需要延遲1個(gè)時(shí)鐘周期后才可用。

 

這種反饋延遲對穩定性有影響嗎？我們來(lái)看看V_IN是如何傳輸的。為簡(jiǎn)化起見(jiàn)，我們假設V_IN = 1，R_IN = 1，R_f = 1，運算放大器A的增益為100。在第一個(gè)時(shí)鐘周期，輸入電壓為1，DAC輸出反饋VOUT或V_OUTDAC為0，并且在下一個(gè)時(shí)鐘沿前不可用。當我們跟蹤放大器和ADC的輸入和輸出反饋之間的誤差時(shí)，可以看到輸出一直呈指數增長(cháng)，這在技術(shù)上稱(chēng)為失控問(wèn)題。

 

表1.時(shí)鐘沿采樣

 

這是因為ADC輸入對放大器獲得的瞬時(shí)誤差產(chǎn)生的影響；也就是說(shuō)，甚至在獲得反饋之前，就能確定ADC會(huì )產(chǎn)生這種影響，而這是我們不希望的。如果ADC影響累積的平均誤差數據，使得由于1個(gè)時(shí)鐘周期延遲反饋導致的誤差達到平均值，系統的輸出將受限。

 

積分器是平均累加器的等效模擬器件。環(huán)路增益仍然很高，但僅在低頻下很高，或者說(shuō)在目標頻率帶寬下很高。這確保ADC不會(huì )出現任何可能導致失控情況的瞬時(shí)誤差。因此，現在將環(huán)路中的放大器改為積分器后接ADC和DAC，如圖3a所示。

 

圖3.(a) 將積分器引入環(huán)路。(b) 重新布局環(huán)路，重點(diǎn)將DOUTADC作為輸出。

 

第4步：簡(jiǎn)化反饋電阻

 

這里的目標元件是D_OUTADC，我們來(lái)重新布局環(huán)路元件，重點(diǎn)是將D_OUTADC作為系統的輸出，如圖3b所示。接下來(lái)，我們來(lái)考慮DAC和Rf路徑的簡(jiǎn)化。為此，我們先深入了解一下DAC。DAC的作用是將D_IN數字信號轉換為與基準電壓成比例的等效模擬電流或電壓。為了進(jìn)一步擴大基準電壓源連續性的優(yōu)勢，我們考慮采用一個(gè)基于梯形電阻的通用DAC架構，該電阻對于基準電壓源沒(méi)有開(kāi)關(guān)負載。我們來(lái)看測溫電阻DAC，2根據等式5，它將D_IN轉換為DAC電流。

 

 

其中 V_REF = V_REFP – V_REFM，即DAC的總基準電壓。

 

●    D_IN = 測溫代碼中的數字輸入

●    R_f = 反饋電阻；拆分為每個(gè)單位元件

●    N = 位數

 

 

圖4.通用測溫電阻DAC。

 

為了獲得電壓輸出，使用跨阻配置的運算放大器進(jìn)行I至V轉換，3 如圖4所示。因此，

 

 

回到圖3b的離散環(huán)路，此V_OUTDAC再次通過(guò)反相放大器的反饋電阻被轉換回電流I_fb，即信號流為I_DAC → V_{OUTDA C} → I_fb。通過(guò)數學(xué)式表示為：

 

 

從上面的信號流和公式可以看出，將V_OUTDAC轉換為I_fb是一個(gè)冗余步驟，可以繞過(guò)。刪除冗余元件，并且為了簡(jiǎn)單起見(jiàn)，將(V_REFP – V_REFM)表示為V_REF，我們來(lái)重新繪制環(huán)路，如圖5所示。

 

圖5.刪除冗余I至V轉換部分和反饋電阻。

 

瞧！我們構建了一個(gè)一階Σ-Δ環(huán)路！將所有已知元件即反相放大器、ADC和DAC接在一起。

 

第5步：了解過(guò)采樣

 

至此我們掌握了CTSD環(huán)路的構建，但尚未認識到這個(gè)特殊環(huán)路的獨特之處。首先來(lái)了解過(guò)采樣。ADC數據僅在有足夠的采樣和數字化數據點(diǎn)來(lái)提取或解讀模擬信號信息時(shí)才有用。奈奎斯特準則建議，為了忠實(shí)地重構輸入信號，ADC的采樣頻率至少應該是信號頻率的兩倍。如果我們在這個(gè)最低要求基礎上繼續增加更多的數據點(diǎn)，將會(huì )進(jìn)一步減少解讀誤差。遵循這一思路，在∑-Δ中選擇的采樣頻率要比建議的奈奎斯特頻率高得多，這稱(chēng)為過(guò)采樣。過(guò)采樣4將總噪聲分散到更高的頻率范圍，有助于減少目標頻帶中的量化噪聲，如圖6所示。

 

圖6.奈奎斯特采樣和過(guò)采樣之間的噪聲譜密度比較。

 

第6步：了解噪聲整形

 

當∑-Δ專(zhuān)家使用噪聲傳遞函數(NTF)或噪聲整形等術(shù)語(yǔ)時(shí)，信號鏈設計人員不應該感到迷茫，4我們的下一步將幫助他們直觀(guān)地了解∑-Δ轉換器特有的這些術(shù)語(yǔ)。我們來(lái)回顧一下簡(jiǎn)單的反相放大器配置以及放大器輸出端產(chǎn)生的誤差Q_e，如圖7所示。

 

圖7.反相放大器配置中產(chǎn)生誤差。

 

此誤差在輸出端的貢獻因素可量化為

 

 

從數學(xué)公式可以看出，誤差Q_e由放大器的開(kāi)環(huán)增益衰減，這再次表明了閉環(huán)的優(yōu)勢。

 

這種對閉環(huán)優(yōu)勢的理解可以延伸到CTSD環(huán)路中ADC的量化誤差Q_e，此誤差是由于積分器輸出端連續信號的數字化引起的，如圖8所示。

 

圖8.∑-Δ環(huán)路中產(chǎn)生量化誤差Qe。

 

我們現在可以直觀(guān)地得出結論，此Q_e可通過(guò)積分器衰減。積分器TF為|H_INTEG (f)|= 1/|s × RC| = 1/2πfRC，其相應的頻域表示如圖9所示。其曲線(xiàn)等同于在低頻下具有高增益的低通濾波器曲線(xiàn)，增益隨頻率的增加呈線(xiàn)性減小。相應地，Q_e的衰減變化與高通濾波器的表現類(lèi)似。

 

圖9.積分器傳遞函數。

 

此衰減因數的數學(xué)表示是噪聲傳遞函數。讓我們暫時(shí)忽略ADC中的采樣器和DAC中的開(kāi)關(guān)。NTF即V_OUTADC / Q_e可通過(guò)與反相放大器配置一樣的方式來(lái)評估，其在頻域中的變化曲線(xiàn)與高通濾波器曲線(xiàn)類(lèi)似，如圖10所示。

 

 

在目標頻帶中，量化噪聲被完全衰減并推至"與我們無(wú)關(guān)"的高頻。這就是所謂的噪聲整形。

 

圖10.沒(méi)有采樣器時(shí)的噪聲傳遞函數——具有高通濾波器曲線(xiàn)。

 

由于環(huán)路中有采樣器，量化噪聲整形類(lèi)比保持不變。不同的是，NTF頻率響應將在每個(gè)f_S倍數處復制圖像，如圖10所示，從而在采樣頻率的每個(gè)整數倍處產(chǎn)生陷波。

 

圖11.CTSD ADC的噪聲傳遞函數。

 

∑-Δ架構的獨特之處在于，它將一個(gè)積分器和一個(gè)DAC環(huán)路放置在一個(gè)原始ADC（例如，4位ADC）周?chē)?，通過(guò)過(guò)采樣和噪聲整形大幅減少目標頻率帶寬中的量化噪聲，使這個(gè)原始ADC變成一個(gè)16位或24位精密ADC。

 

這些一階CTSD ADC的基本原理現在可以擴展到任意階的調制器環(huán)路。采樣頻率、原始ADC規格和環(huán)路階數是受ADC性能要求驅動(dòng)的主要設計決策因素。

 

第7步：利用數字濾波器完成CTSD調制器

 

一般來(lái)講，在A(yíng)DC信號鏈中，數字化數據由外部數字控制器進(jìn)行后處理，以提取任何信號信息。我們現在知道，在∑-Δ架構中，將對信號進(jìn)行過(guò)采樣。如果將此過(guò)采樣數字數據直接提供給外部控制器，就需要處理大量冗余數據。這會(huì )導致數字控制器設計中的功率和電路板空間成本開(kāi)銷(xiāo)過(guò)大。因此，在數據提供給數字控制器之前，在不影響性能的情況下，應有效地降低數據采樣。此過(guò)程稱(chēng)為抽取，由數字抽取濾波器完成。圖11所示為具有片內數字抽取濾波器的典型CTSD調制器。

 

圖12.(a) 從模擬輸入到數字輸出的CTSD ADC調制器環(huán)路的方框圖。(b) 調制器輸出端和數字濾波器輸出端的輸入信號的頻譜表示。

 

圖12b所示為帶內模擬輸入信號的頻率響應。在調制器的輸出端，我們看到對量化噪聲進(jìn)行噪聲整形后，目標頻帶中的量化噪聲大幅降低。數字濾波器有助于衰減超出此目標頻率帶寬的整形后噪聲，這樣最終的數字輸出DOUT將處于奈奎斯特采樣速率。

 

第8步：了解CTSD ADC的時(shí)鐘靈敏度

 

現在，我們知道CTSD ADC如何保持輸入信號的連續完整性，這大大簡(jiǎn)化了信號鏈的設計。此架構也有一些限制，主要是處理采樣時(shí)鐘MCLK。CTSD調制器環(huán)路的工作原理是累積I_IN和I_DAC之間的誤差電流。此積分值中的任何誤差都會(huì )導致環(huán)路中的ADC對此誤差進(jìn)行采樣，并在輸出中反映出來(lái)。對于我們的一階積分器環(huán)路，在恒定I_IN和I_DAC的T_s采樣時(shí)間段的積分值表示為

 

 

對于0輸入，會(huì )影響此積分誤差的參數包括

 

●    MCLK頻率：如等式10所示，如果MCLK頻率縮放，控制積分斜率的RC系數也需要重新調整以得到相同的積分值。這意味著(zhù)CTSD調制器針對固定的MCLK時(shí)鐘頻率進(jìn)行調諧，無(wú)法支持變化的MCLK。

●    MCLK抖動(dòng)：DAC代碼以及I_DAC會(huì )改變每個(gè)時(shí)鐘時(shí)間段T_s。如果I_DAC時(shí)間段隨機改變，平均積分值就會(huì )不斷變化，如圖13所示。因此，采樣時(shí)鐘時(shí)間段中以抖動(dòng)形式出現的任何誤差都會(huì )影響調制器環(huán)路的性能。

 

圖13.CTSD調制器的時(shí)鐘靈敏度。

 

出于上述原因，CTSD ADC對MCLK的頻率和抖動(dòng)敏感。5但是，ADI已經(jīng)找到了解決這些誤差問(wèn)題的方法。例如，生成精確的低抖動(dòng)MCLK并在系統中傳送到ADC的挑戰，可以通過(guò)在A(yíng)DC附近使用一個(gè)低成本的本地晶體振蕩器來(lái)解決。固定采樣頻率周?chē)恼`差問(wèn)題已通過(guò)使用創(chuàng )新的異步采樣速率轉換(ASRC)解決，該轉換無(wú)需考慮固定采樣MCLK，可以為數字控制器提供獨立可變的數字輸出數據速率。本系列后續文章將詳細介紹更多相關(guān)信息。

 

第9步：瞧！一切準備就緒，可以向伙伴們解釋CTSD概念了！

 

第1部分 強調了CTSD ADC的某些信號鏈優(yōu)勢，而第2部分重點(diǎn)介紹從第1步到第6步使用閉環(huán)運算放大器配置概念構建調制器環(huán)路的見(jiàn)解。圖11a也有助于我們看清這些優(yōu)勢。

 

CTSD ADC的輸入阻抗等同于反相放大器的輸入阻抗，它是電阻性的，且易于驅動(dòng)。通過(guò)使用創(chuàng )新技術(shù)，使得調制器環(huán)路的DAC所使用的基準電壓源也成為電阻性。ADC的采樣器位于積分器之后，并非直接放在輸入端，從而可實(shí)現對目標頻帶之外干擾源的固有混疊抑制。在本系列接下來(lái)的幾篇文章中，我們將深入探討這些優(yōu)勢及其對信號鏈的影響。在下一篇文章中，我們將首先介紹最獨特的優(yōu)勢：固有混疊抑制。敬請關(guān)注第3部分，了解固有混疊抑制及其使用一組新的測量和性能參數實(shí)現量化的詳細信息，這些參數首次通過(guò)基于CTSD架構的AD4134引入。

 

參考電路

 

1 Hank Zumbahlen。 “微型教程MT-213：反相放大器.”ADI公司，2013年2月。

 

2 Walt Kester。 “MT-014教程：基本DAC架構I：DAC串和溫度計（完全解碼）DAC.” ADI公司，2009年。

 

3 Luis Orozco。 “可編程增益跨阻放大器使光譜系統的動(dòng)態(tài)范圍達到最大.” 《模擬對話(huà)》，第47卷第2期，2013年5月。

 

4 Walt Kester。 “MT-022教程：ADC架構III：Σ-Δ型ADC基礎.” ADI公司，2009年。

 

5 Pawel Czapor。“Σ-Δ ADC時(shí)鐘——不只是抖動(dòng).” 模擬對話(huà)，第53卷第3期，2019年4月。

 

Pavan、Shanthi、Richard Schreier和Gabor C. Temes。 了解∑-?數據轉換器，第2版，2017年1月。

 

致謝

 

作者在此向Praveen Varma和Roberto Maurino致謝，感謝他們在以簡(jiǎn)化方式解釋CTSD ADC技術(shù)方面提供的有益見(jiàn)解。

 

 

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。

 

推薦閱讀：