隨著(zhù)特征尺寸在集成電路工藝中不斷縮小，器件電源電壓（包括 PLL 和其他混合信號功能的電源）也呈現出下降趨勢。然而，作為 PLL 的關(guān)鍵元件，壓控振蕩器 (VCO) 的實(shí)用技術(shù)的使用并沒(méi)有以同樣快的速度下行。許多高性能 VCO 設計仍然采用可能需要高達 30 V 電源電壓的離散電路來(lái)實(shí)現。這給當今的 PLL 或 RF 系統設計師帶來(lái)了嚴峻的挑戰：’將低電壓 PLL IC 與更高電壓的 VCO 連接在一起。電平轉換接口通常采用有源濾波電路加以實(shí)現 — 稍后討論。

 

本文將介紹 PLL 的基本知識，探討具有高電壓 VCO 的 PLL 設計的當前發(fā)展水平，討論典型架構的利弊，并介紹高電壓 VCO 的一些替代選項。

 

PLL 基本知識

 

鎖相環(huán)（圖 1）是一個(gè)反饋系統，在其中，相位比較器或檢測器驅動(dòng)反饋環(huán)路中的 VCO，使振蕩器頻率（或相位）精確地跟蹤所應用的基準頻率。通常需要濾波電路以集成和平整正負誤差信號—，并提升環(huán)路穩定性。分頻器通常包含在反饋路徑中，以在 VCO 的范圍內將輸出頻率確定為基準頻率的倍數。分頻器可以根據需要進(jìn)行實(shí)現，以使頻率倍數 N 為整數或小數，因此 PLL 被劃分為整數 N PLL 或小數 N PLL。

 

圖 1. 基本鎖相環(huán)。

 

由于 PLL 是一個(gè)負反饋控制環(huán)路，因此頻率誤差信號將在平衡點(diǎn)被強制歸零，從而在 VCO 輸出處產(chǎn)生準確且穩定的 N × FREF 頻率。

 

PLL 可以采用純數字、純模擬或組合電路以各種方式實(shí)現，具體取決于所要求的頻率范圍、噪聲、雜散性能以及物理尺寸。目前，通過(guò)選擇適用于高頻或射頻的架構，PLL 將純數字組件（例如反饋分頻器和相位檢測器）與高精度的模擬電路（例如電荷泵和 VCO）組合在一起?；旌闲盘?PLL 的主要組件包括：

 

1. 基準頻率：射頻輸出將相位鎖定至的穩定且準確的基準頻率。它通常來(lái)自晶體或溫控晶體振蕩器 (TCXO)。

 

2. 相位頻率檢測器 (PFD)：從參考信號和反饋信號中提取相位誤差信號。

 

3. 電荷泵：將誤差信號轉換成與相位誤差成正比的正或負電流脈沖串。

 

4. 環(huán)路濾波器：整合來(lái)自電荷泵的電流脈沖，從而為 VCO 調諧端口提供純凈的電壓。

 

5. VCO：根據提供給其調諧端口的電壓 (Vtune) 來(lái)輸出頻率。VCO 具有增益，KV，單位為 MHz/V。表示輸出頻率和輸入控制電壓之間關(guān)系的基本 VCO 表達式為 fo = fc + Kv (Vtune)，其中 fc 是 VCO 偏置頻率。

 

6. N 分頻器：分解輸出頻率以等于 PFD 或基準頻率。它可以直接除以一個(gè)整數 — 或者在更多的情況下，它被實(shí)現成小數分頻器。小數分頻器可通過(guò)以下方法輕松實(shí)現：切換整數分頻器中的分值以得到小數平均值（例如，要得到平均值 4.25，可以計數到 4 三次，并計數到 5 一次。一共計算 17 個(gè)脈沖，并且創(chuàng )建了 4 個(gè)脈沖；因此頻率比為 17/4 = 4.25）。在實(shí)踐中，可以通過(guò)借用高分辨率噪聲形狀轉換器中使用的技術(shù)來(lái)獲得更好的結果。因此，小數引擎通常使用可減少雜散頻率的 Σ-Δ 架構來(lái)實(shí)現。

 

作為現有設備中使用的高度集成電路的一個(gè)示例，圖 2 顯示了小數 N PLL IC（帶有集成 VCO 的 ADF4350 寬帶頻率合成器）的結構框圖；它的輸出頻率范圍為 137.5 MHz 至 4400 MHz。（有關(guān)其功能的簡(jiǎn)要概述，請參閱帶有集成 VCO 的寬帶 PLL 部分。）

 

圖 2. ADF4350 PLL 頻率合成器結構框圖。

 

PLL 的主要性能限制特性是相位噪聲、雜散頻率和鎖定時(shí)間。

 

相位噪聲：相位噪聲是在頻域中評估的振蕩器或 PLL 噪聲，相當于時(shí)域中的抖動(dòng)。它是 PLL 中各種組件產(chǎn)生的噪聲的有效值總和?；陔姾杀玫?PLL 將在環(huán)路濾波器寬帶內部抑制 VCO 噪聲。在環(huán)路寬帶之外，VCO 噪聲占主導地位。

 

雜散頻率：雜散頻率分量是由電荷泵定期更新 VCO 調頻電壓造成的。它們將出現在由 PFD 頻率生成的載波的頻率偏置處。在小數 N PLL 中，還會(huì )在小數分頻器的作用下產(chǎn)生雜散。

 

鎖定時(shí)間：當從一個(gè)頻率變化到另一個(gè)頻率或響應一個(gè)短暫的偏置時(shí)，PLL 的相位或頻率返回到鎖定范圍所用的時(shí)間。它可以按照頻率或相位的調整情況加以指定。它作為一個(gè)規格的重要程度取決于應用場(chǎng)合。

 

VCO 為何仍使用高電壓？

 

高性能 VCO 是目前剩余的、抵御硅集成浪潮的最后電子元件之一。僅在過(guò)去數年里，用于蜂窩手機的 VCO 已完全集成到其無(wú)線(xiàn)芯片組中。然而，蜂窩基站、微波點(diǎn)對點(diǎn)系統、軍事和航空航天以及其他高性能應用領(lǐng)域仍在拓展硅基 VCO 的功能，并且仍然采用離散的方法實(shí)現。下面列出了原因：

 

大多數市售的離散 VCO 使用可變電容的變容二極管作為基于 LC 的諧振電路中的調諧元件。改變二極管的電壓可以更改其電容，進(jìn)而可以更改諧振電路的諧振頻率。

 

變容二極管上的任何電壓噪聲都會(huì )由 VCO 增益 KV（單位為 MHz/V）放大，并轉換為相位噪聲。為了將 VCO 相位噪聲減至最低，KV 必須盡可能地低，然而，實(shí)現合理寬度的調諧范圍需要較大的 KV。因此，對于既需要低相位噪聲，又需要寬調諧范圍的應用場(chǎng)合，VCO 制造商通常設計具有低增益和較大輸入電壓范圍的振蕩器，以滿(mǎn)足這些相互矛盾的要求。

 

對于窄帶 VCO 來(lái)說(shuō)，典型的電壓調諧范圍為 0.5 V 至 4.5 V，而寬帶 VCO 的典型電壓調諧范圍為 1 V 至 14 V，在某些情況下，調諧范圍甚至寬達 1 V 至 28 V。

 

同軸諧振器振蕩器 (CRO) 是另一種特殊類(lèi)型的 VCO，使用非常低的增益和較寬的輸入調諧電壓來(lái)實(shí)現超低的相位噪聲性能。 它們通常用于窄帶專(zhuān)用移動(dòng)無(wú)線(xiàn)通信和陸上移動(dòng)無(wú)線(xiàn)通信應用領(lǐng)域。

 

連接到高壓 VCO

 

大多數商業(yè) PLL 頻率合成器 IC 具有最大可提供約 5.5 V 電壓的電荷泵輸出，不足以直接驅動(dòng)需要更高調諧電壓的 VCO（如果環(huán)路濾波器僅使用無(wú)源元件）。為了達到更高的調諧電壓，必須采用一種運用運算放大器電路的有源環(huán)路濾波器拓撲結構。

 

要實(shí)現這一目的，最簡(jiǎn)單方法是在無(wú)源環(huán)路濾波器之后添加一個(gè)增益級。雖然設計簡(jiǎn)單，但這種方法存在一些隱患：反相運算放大器配置提供的低輸入阻抗會(huì )加載無(wú)源環(huán)路濾波器，改變了環(huán)路動(dòng)態(tài)；同相配置可以提供足夠高的輸入阻抗，不會(huì )加載濾波器，但有源濾波器增益會(huì )放大任何運算放大器的噪聲，并且得不到前面無(wú)源環(huán)路濾波器提供的濾波好處。一種更好的拓撲結構是將增益級和濾波器集成到單個(gè)有源濾波器組件中。建議進(jìn)行預濾波，以免來(lái)自電荷泵的極短電流脈沖過(guò)度驅動(dòng)放大器—，這可能會(huì )限制輸入電壓的大小。

 

圖 3 顯示了兩個(gè)推薦的有源濾波器拓撲結構示例，它們采用反相和同相增益進(jìn)行了預濾波。請注意，這些放大器電路是真正的時(shí)間積分器，它們會(huì )強制 PLL 的環(huán)路在它們的輸入處保持零誤差。在環(huán)路之外，所示的拓撲結構可能漂移到供電軌。

 

a. 反相拓撲結構。

b. 同相拓撲結構。

圖 3. 使用預濾波的有源濾波器。

 

反相拓撲結構具有在固定電壓下偏置電荷泵的優(yōu)勢，通?？梢赃_到電荷泵電壓的一半 (VP/2)—，因此可以實(shí)現最佳的雜散性能。注意要提供純凈的偏置電壓，最好來(lái)自專(zhuān)用的低噪聲線(xiàn)性穩壓器，例如 ADP150，并且盡可能靠近運算放大器輸入引腳進(jìn)行充分解耦。分頻器網(wǎng)絡(luò )中使用的電阻值應盡量小，以減少它們產(chǎn)生的噪聲。當使用反相拓撲結構時(shí)，關(guān)鍵是要確保 PLL IC 允許 PFD 極性反轉，如有必要，取消運算放大器的反向并以正確的極性驅動(dòng) VCO。ADF4xxx 系列具有這一特性。

 

同相環(huán)路濾波器配置不需要進(jìn)行專(zhuān)門(mén)的偏置，因此可以提供更緊湊的解決方案。電荷泵電壓不會(huì )在一個(gè)固定水平下偏置，并且現在可在其整個(gè)操作范圍內變化。因此，在使用此濾波器類(lèi)型時(shí)，更為重要的是使用一個(gè)具有軌到軌輸入的運算放大器。（下一節將介紹輸入電壓范圍要求。）

 

選擇運算放大器

 

選擇運算放大器是讓有源濾波器發(fā)揮最佳性能的關(guān)鍵。除了帶寬外，要考慮的主要性能規格還包括：

 

● 噪聲電壓密度—單位為 nV/√Hz

● 電流噪聲—單位為 pA/√Hz

● 輸入偏置電流

● 共模電壓范圍

 

濾波器的輸出直接影響產(chǎn)生的頻率和相位；因此，運算放大器的噪聲電壓密度指示了有源濾波器所添加的相位噪聲量。放大器噪聲不僅添加到 PLL 環(huán)路帶寬中，而且還添加到帶外 — 并在環(huán)路濾波器的轉折頻率處最為明顯，對于具有高噪聲電壓密度的放大器而言，更是如此。因此，關(guān)鍵是要保持較低的放大器噪聲，從而履行放大器和高電壓 VCO 的使命：提供更低的相位噪聲。一個(gè)不錯的設計目標是 <10 nV/√Hz。與誤差電流脈沖相比，電流噪聲通常小得多，因此它的影響遠遠小于電壓噪聲的影響。

 

如果運算放大器的輸入偏置電流相對于 PFD 輸出電流明顯偏大，則會(huì )在 PLL 輸出頻譜上產(chǎn)生較大的雜散頻率。為了保持 VCO 調諧電壓始終相同和 PLL 鎖定，電荷泵必須取代運算放大器輸入在每個(gè) PFD 周期上吸取的偏置電流。這將調整 PFD 頻率處的 VTUNE 電壓，并導致載波周?chē)锰幍碾s散頻率等于 PFD 頻率。輸入偏置電流越高，VTUNE 電壓的調整越大，并且雜散幅度越高。

 

共模電壓范圍或輸入電壓范圍 (IVR) 是另一個(gè)重要的運算放大器規格，它常常被人忽略，進(jìn)而導致最終設計出現嚴重問(wèn)題。IVR 決定在輸入端子處最大/最小信號和正/負供電軌之間所需的間隙。

 

采用 ±15 V 的早期運算放大器通常具有 ±12 V 的 IVR。后來(lái)添加的緩慢橫向 PNP 輸入級允許 IVR 包括負供電軌，從而提供單電源能力。盡管任何運算放大器都將使用接地和正極電源運行，但有必要觀(guān)察它與供電軌之間的距離。

 

例如，廣泛流行的 OP27 具有 ±12.3 V 的 IVR 以及 ±15 V 的電源。這意味著(zhù)輸入電壓至少需要與正、負供電軌相距 ±2.7 V。這種在范圍下端的限制使它不利于在單電源操作中使用寬輸入擺動(dòng)。雙電源設計選項（如果有）允許更廣泛地選擇運算放大器（并且簡(jiǎn)化了輸入偏置問(wèn)題）。如果需要單電源設計，請使用允許輸入電壓從一個(gè)供電軌擺動(dòng)到另一個(gè)供電軌的運算放大器（但其中的許多放大器可能具有更高的噪聲電壓規格）。因此，為了獲得最佳結果，需要符合以下條件的運算放大器：具有低噪聲電壓密度，以實(shí)現較低的相位噪聲；具有較低的輸入偏置電流，以實(shí)現較低的雜散；并且具有軌到軌輸入，以實(shí)現單電源工作。表 1 列出了一些模擬器件運算放大器及其相對于上述設計標準的規格。

 

表 1. 建議在 PLL 有源環(huán)路濾波器中使用的運算放大器

 

運算放大器的選擇取決于應用場(chǎng)合。如果 PFD 雜散遠離環(huán)路帶寬之外（例如在小數頻率合成器中），則適合使用雙極型晶體管輸入 (BJT) 運算放大器 — 例如 OP184 或 OP27。BJT 的高輸入偏置電流所導致的 PFD 雜散將由環(huán)路濾波器進(jìn)行有效的衰減，并且 PLL 可以充分利用 BJT 運算放大器的低噪聲電壓密度的優(yōu)勢。

 

如果應用場(chǎng)合需要較小的 PFD 與環(huán)路帶寬比率（例如，在整數 N 頻率合成器中），應在噪聲和雜散水平之間達成妥協(xié)；在此情況下，AD820 和 AD8661 可能是不錯的選擇。

 

值得注意的是，雖然有源濾波器通常會(huì )增加 PLL 的噪聲，但它們能充當緩沖器，這使它們在一些應用細分領(lǐng)域能提供優(yōu)于無(wú)源濾波器的性能。例如，如果 VCO 的調諧端口上具有會(huì )導致嚴重 PFD 雜散的高漏電流，可以使用運算放大器來(lái)降低雜散水平。運算放大器的低阻抗輸出可以輕松供應調諧端口漏電流。

 

設計示例

 

考慮一個(gè)示例，在其中 LO 具有以下規格：

 

● 八倍頻調諧范圍為 1000 MHz 至 2000 MHz

● 相位噪聲要求為 –142 dBc/Hz（在 1 MHz 偏置處）

● 雜散 < –70 dBc

● 250-kHz 信道間距

● 鎖定時(shí)間 < 2 ms

● 提供 15 V 或 30 V 單電源

 

為了覆蓋 1 GHz 帶寬并滿(mǎn)足相位噪聲目標，需要使用高電壓 VCO 和有源環(huán)路濾波器。相位噪聲和雜散規格以及單電源限制，將會(huì )驅動(dòng)運算放大器的選擇。為了滿(mǎn)足雜散規格，運算放大器輸入偏置電流必須較低，而使用具有低電壓噪聲的運算放大器可以實(shí)現最佳的相位噪聲。通過(guò)選擇 JFET-input 運算放大器（例如輸入偏置電流為 0.3 pA 且電壓噪聲為 12 nV/√Hz 的 AD8661），可以在兩者之間達成完美妥協(xié)。該器件還可以處理單電源要求?？蛇x擇 RFMD UMS-2000-A16 VCO 來(lái)覆蓋倍頻范圍。

 

最佳的入手點(diǎn)是一個(gè)涉及 ADIsimPLL™ 工具中支持的有源濾波器拓撲結構的模擬。圖 3 中顯示了兩種推薦的濾波器類(lèi)型，但 ADIsimPLL 還支持其他配置。

 

對于 PLL，選擇了可在整數或小數模式下工作的 ADF4150；它還提供了輸出分頻器選項：2/4/8/16/32 — 允許連續覆蓋從 2 GHz 一直到 31.25 MHz 的頻率。ADF4150 類(lèi)似于圖 2 中顯示的 ADF4350，但它允許為那些需要滿(mǎn)足更嚴格相位噪聲要求的應用場(chǎng)合選擇外部 VCO。在模擬中，PLL 環(huán)路濾波器設置為 20 kHz，以盡可能減少運算放大器產(chǎn)生的噪聲，同時(shí)保持 PLL 鎖定時(shí)間小于 2 ms。

 

圖 4 將噪聲圖 (dBc) 顯示為模擬和測量系統（采用 ADF4150 PLL、UMS VCO 和基于 AD8661 的濾波器）中頻率偏置的函數?？稍趦蓚€(gè)噪聲配置文件中看到，由于有源環(huán)路濾波器增加了噪聲，在 20 kHz 左右時(shí)最大達到 –90-dBc，但仍滿(mǎn)足 –142-dBc/Hz（1 MHz 偏置）的目標。為了降低帶內噪聲，可以以更高的雜散水平為代價(jià)使用更低噪聲的運算放大器，例如 OP184 或 OP27；或將 PLL 環(huán)路帶寬降低到 20 kHz 以下。

 

圖 4. ADIsimPLL 模擬和測得的性能（在 PLL 有源濾波器中采用 AD8661 作為運算放大器）。

 

圖 5 顯示了在使用 OP27 時(shí)噪聲水平大約改善了 6 dB。在此情況下，由于環(huán)路帶寬相對較窄，雜散水平未顯著(zhù)增加。進(jìn)一步降低帶寬將改善偏置量低于100 kHz 時(shí)的相位噪聲，為之付出的代價(jià)是 PLL 鎖定時(shí)間增加。所有這些取舍均可以在進(jìn)入實(shí)驗室之前使用 ADIsimPLL 模擬進(jìn)行測試。

 

圖 5. 在有源濾波器中采用 AD8661 和 OP27 時(shí)的 PLL 測量性能。

 

重大新聞：高電壓 PLL

 

迄今為止，關(guān)于是否需要使用有源濾波器將低電壓 PLL 連接到高電壓 VCO 的話(huà)題引發(fā)了人們的激烈討論。高電壓 PLL 日益得到廣泛應用，然而，這大大降低了有源濾波器的必要性。其中一個(gè)示例就是 ADF4113HV PLL，它集成了高電壓電荷泵，并且具有  –212-dBc/Hz 的正常相位噪聲本底。在此情況下，PLL 電荷泵的輸出可以高達 15 V，因此允許在 VCO 之前使用更簡(jiǎn)單的無(wú)源濾波器。

 

很快，可將最大電壓增加到 30 V 的器件和具有高電壓電荷泵的小數 N PLL 將會(huì )進(jìn)一步增強該高電壓 PLL 系列。如需了解更新內容和新產(chǎn)品信息，請參閱 PLL 網(wǎng)站。

 

具有集成 VCO 的寬帶 PLL

 

另一種將有源濾波器與高電壓 VCO 結合使用的備選方案是使用圖 2 中所示的完全集成式高性能 PLL，例如 ADF4350。在此情況下，VCO 集成到芯片上。通過(guò)使用多頻帶 VCO 方法，避免了前面所討論的寬調諧范圍和低相位噪聲之間固有的利弊權衡問(wèn)題。在 ADF4350 中，三個(gè)獨立的 VCO 集成在芯片上，每個(gè) VCO 具有 16 個(gè)重疊的子帶，共有 48 個(gè)子帶。每次更新頻率時(shí)，均會(huì )啟動(dòng)自動(dòng)校準以選擇合適的 VCO 子帶。

 

這顯示了將 VCO 設計從離散遷移到硅基解決方案的真正益處：可在最小的區域內實(shí)現高度集成，帶來(lái)了更高的設計靈活性。例如，ADF4350 還可以集成可編程的輸出分頻器級，從而將頻率覆蓋范圍從 137.5 MHz 一直增加到 4.4 GHz — 對于希望在多個(gè)頻率和標準上重復使用同一設計的無(wú)線(xiàn)電設計師而言，這是一個(gè)非常具有吸引力的功能。

 

與標準 12.7 mm 方形 VCO 封裝相比，ADF4350 采用 5 mm 方形 LFCSP 封裝。性能水平已接近那些離散設計的水平，100 kHz 偏置時(shí)的相位噪聲為 –114 dBc/Hz，1 MHz 偏置時(shí)的相位噪聲為 –134 dBc/Hz。

 

圖 6. 顯示了 ADF4350 VCO 電壓中的 48 個(gè)不同子帶以及頻率關(guān)系。

 

如需詳細了解業(yè)界最廣泛的其中一種 PLL 產(chǎn)品組合，包括整數 N、小數 N、集成 VCO 和高電壓 PLL IC — 推動(dòng)性能更上一層樓并減輕全球 PLL 和無(wú)線(xiàn)電設計師面臨的設計挑戰 — 請參閱 PLL 頻率合成器/VCO 網(wǎng)站。

 

參考電路

 

1. 實(shí)用的無(wú)線(xiàn)電實(shí)驗室論壇。 http://www.radio-labs.com。

2. Best，Roland E。 鎖相環(huán)。設計、模擬和應用。McGraw Hill。

3. Curtin、Mike 和 Paul O’Brien。1999.“用于高頻接收器和發(fā)送器的鎖相環(huán)—第 2 部分。”《模擬對話(huà)》，第 33 卷。

4. 如需了解所有 ADI 器件的信息，請參閱 www.analog.com。

 

 

推薦閱讀：