<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>
你的位置:首頁(yè) > 電源管理 > 正文

224G 系統需要多大的 ASIC 封裝尺寸?

發(fā)布時(shí)間:2024-05-26 責任編輯:lina

【導讀】隨著(zhù)電子設備越來(lái)越先進(jìn),集成電路封裝尺寸也變得越來(lái)越小,但這不僅僅是為了提高引腳密度。較高的引腳密度對于具有許多互連的高級系統非常重要,但在更高級的網(wǎng)絡(luò )器件中,還有一個(gè)重要的原因是要為這些系統中運行的互連器件設定帶寬限制。224G 系統和 IP 正在從概念過(guò)渡到商業(yè)產(chǎn)品,這意味著(zhù)封裝設計需要滿(mǎn)足這些系統的帶寬要求。


隨著(zhù)電子設備越來(lái)越先進(jìn),集成電路封裝尺寸也變得越來(lái)越小,但這不僅僅是為了提高引腳密度。較高的引腳密度對于具有許多互連的高級系統非常重要,但在更高級的網(wǎng)絡(luò )器件中,還有一個(gè)重要的原因是要為這些系統中運行的互連器件設定帶寬限制。224G 系統和 IP 正在從概念過(guò)渡到商業(yè)產(chǎn)品,這意味著(zhù)封裝設計需要滿(mǎn)足這些系統的帶寬要求。


封裝中的“高帶寬”并不是一個(gè)新概念,而且封裝設計人員知道如何構建可在極高頻率下工作的互連。例如,在 MMIC 中,接口能以相對較高的功率提供高頻率,即使沒(méi)有高密度封裝也能做到這一點(diǎn)。這些封裝并不是新興事物,它們已經(jīng)在某些實(shí)例中使用了幾十年。


224G 系統和這些系統的未來(lái)一代產(chǎn)品所面臨的挑戰是,需要實(shí)現從直流到極高頻率的高帶寬。這意味著(zhù) BGA 封裝、封裝基板、封裝中介層和內部封裝布線(xiàn)的設計必須能在最低階的模式傳播機制下運行。

高速接口的封裝布線(xiàn)方式



新一代數據中心架構的正常運行離不開(kāi)正確的封裝,這種封裝能夠支持基本 (TEM) 模式下的超高頻模式傳播。根據傳輸線(xiàn)理論,在傳輸線(xiàn)設計中,假定相關(guān)信號以 TEM 模式傳播,這在信道的最低帶寬要求下依然適用。這些因素尤其會(huì )影響信號在封裝中的傳播行為:

  • 封裝底部 BGA bump 之間的間距

  • 半導體晶粒上 bump 之間的間距

  • 封裝內部的布線(xiàn)(即跨層布線(xiàn))

    再分布層 (RDL) 中內部走線(xiàn)的尺寸

對封裝中內部布線(xiàn)的每個(gè)部分進(jìn)行分析,可以發(fā)現這些因素在何處收斂,以確定封裝的帶寬限制。要知道,這些因素中的任何一個(gè)都會(huì )限制封裝的總帶寬,從而限制從封裝到 PCB 或連接器的頻率。


224G 系統需要多大的 ASIC 封裝尺寸?


考慮到 224G 信道的帶寬限制,應使用焊球間距不超過(guò) 0.8 mm 的封裝尺寸來(lái)支持 56 GHz 寬帶信道。這與英特爾公司提供的仿真數據以及利用過(guò)渡過(guò)孔周?chē)恼w空腔面積得出的基本計算結果相吻合。

使用封裝底部的焊球排列進(jìn)行簡(jiǎn)單計算,可以估算出 TEM 模式的頻率限制。計算過(guò)程如下


首先,利用 4 焊球 x 3 焊球的方形區域、封裝基底材料的介電常數和 0.8 mm 的焊球間距限制,得出半波長(cháng)截止頻率:

F =(真空中的光速)/[sqrt(Dk) * 0.8mm * 2 * 2]




如果基板材料是 ABF,則 Dk = 3.5,近似截止頻率為 F = 50 GHz。這與 802.3 工作組的仿真數據和測試數據中的估計值相似,他們將 0.8 mm 間距封裝的截止頻率設定為 59 GHz。


對于封裝內部,可以使用類(lèi)似的計算方法來(lái)確定一階(TE 或 TM)模式——


假設我們在差分對與接地平面之間使用上下各約 40 微米的帶狀線(xiàn),在封裝的過(guò)孔柵欄之間使用 120 微米的帶狀線(xiàn)。這些帶狀線(xiàn)的 TEM 截止頻率大約為:


F =(真空中的光速)/[sqrt(Dk) * 0.12mm * 2]


由此得出的結果是 667 GHz。封裝內部的實(shí)際布線(xiàn)要復雜一些,但這一基本估計值說(shuō)明了封裝設計可以支持的高帶寬。在這個(gè)簡(jiǎn)單的例子中,即使帶狀線(xiàn)與接地平面的距離大一個(gè)數量級,也能輕松支持 224G PAM-4 信號。


224G 系統需要多大的 ASIC 封裝尺寸?


封裝如何達到帶寬限制



接下來(lái)的兩節中,我們將詳細介紹如何達到上述 TEM 模式傳播的頻率限制。


封裝傳輸線(xiàn)中的 TEM 和非 TEM 模式


傳輸線(xiàn)(特別是用于封裝布線(xiàn)的帶狀線(xiàn))的尺寸非常小,可以實(shí)現非常高的 TEM 模式帶寬截止頻率。下圖是這些傳輸線(xiàn)的典型布線(xiàn)方式;其中包括在過(guò)孔柵欄之間布線(xiàn)(通常是差分布線(xiàn)),以設置線(xiàn)路阻抗并在附近線(xiàn)路之間提供屏蔽。


確定封裝中使用的帶狀線(xiàn)帶寬截止頻率的參數。




在用于封裝的帶狀線(xiàn)中,決定單根帶狀線(xiàn)中 TEM 模式帶寬截止頻率的因素同樣適用于差分帶狀線(xiàn)。將差分帶狀線(xiàn)用于速度極高的 224G 通道,是為了使封裝不會(huì )從封裝基板邊緣產(chǎn)生強烈輻射。因為 W 的尺寸較?。s 0.1 mm),TEM 帶寬限制非常高,所以傳統封裝在高頻率下也能很好地工作。



焊球間距造成的 TEM 限制


在封裝中,焊球間距也會(huì )產(chǎn)生類(lèi)似的帶寬限制效應。這是因為高級處理器和 FPGA 高數據速率接口的封裝會(huì )用接地引腳將信號引腳包圍起來(lái)。這些引腳在封裝底部形成了一個(gè)同軸差分對。典型的引腳排列如下圖所示,標紅的引腳是與 PCB 的接地連接。



典型的封裝焊球排列。




封裝底部的每個(gè)信號引腳都是差分對的一部分。信號引腳周?chē)嚯x最近的接地引腳負責確定 TEM 模式截止頻率,因為這些信號焊球周?chē)膮^域看起來(lái)就像一個(gè)矩形封閉空腔,所以對于較小的空腔,其最低諧振模式的截止頻率通常更低。這是因為過(guò)孔的作用類(lèi)似于過(guò)孔柵欄,它們有兩種功能:

  • 將信號功率限制在過(guò)孔周?chē)?,以減少串擾

  • 影響連接封裝和 PCB 的差分過(guò)孔的阻抗


一旦信號帶寬超過(guò) TEM 截止頻率,部分信號將以高階模式(TE 或 TM 模式)傳播,該模式將在不同封裝區域的導體周?chē)尸F出一定的波形。首先,在跨層區域,每根銅線(xiàn)周?chē)伎赡艽嬖?TEM 模式,這種模式會(huì )阻礙信號在 56 GHz 以上的帶寬中進(jìn)行寬帶傳播。在封裝底部的焊球區域,可能會(huì )存在一種 TEM 模式,位于進(jìn)入 PCB 焊盤(pán)的成對焊球周?chē)?。對于?224G 下使用差分對的現代 ASIC 而言,這兩種情況都不太理想。




224G 系統需要多大的 ASIC 封裝尺寸?


如何評估封裝帶寬



上述計算只是一種粗略的計算方法,將帶狀線(xiàn)或封裝 bump 對近似為矩形波導。但由于過(guò)孔/焊球間距和中心導體的影響,封裝布線(xiàn)實(shí)際上并不是以這種方式工作的。


確定信號行為和信號導體周?chē)姶艌?chǎng)的唯一方法是使用電磁場(chǎng)求解器。使用場(chǎng)求解器計算出的數據,為 224G 封裝的每個(gè)部分建立仿真模型。這些仿真工具的基本流程如下:

  1. 使用電磁場(chǎng)計算結果來(lái)確定封裝互連 (bump-to-bump) 各部分的 S 參數

  2. 將 S 參數回歸到網(wǎng)絡(luò )各部分的線(xiàn)性網(wǎng)絡(luò )中

  3. 可以修改從 S 參數數據中提取的線(xiàn)性網(wǎng)絡(luò ),以?xún)?yōu)化信道模型

  4. 可將其他因素(如均衡和 PCB 上的傳輸線(xiàn))添加到模型中


可以通過(guò)觀(guān)察強度模式(通常是二維平面上的彩色強度圖)來(lái)觀(guān)察從 TEM 行為到非 TEM 行為的過(guò)渡。下圖是一個(gè)矩形介質(zhì)波導的簡(jiǎn)單示例,其中電磁波進(jìn)入了兩種不同的模式(TE 和 TEM)。


224G 系統需要多大的 ASIC 封裝尺寸?


總之,在設計互連幾何結構時(shí),封裝設計人員不僅要考慮低損耗,還要考慮高帶寬。目前,限制信道帶寬的主要因素是封裝上的焊球間距。這意味著(zhù)按照摩爾定律,如果帶寬再增加一倍,封裝尺寸就可能達到傳統封裝制造技術(shù)的極限。在考量封裝設計時(shí),應該對整個(gè)互連過(guò)程進(jìn)行仿真,從封裝內的 bump-to-bump 開(kāi)始。


封裝是確保器件正常運行的最后一步。如果您的設計團隊需要了解封裝設計與涉及 PCB 和連接器的互連之間的相互作用,Cadence Allegro X Advanced Package Designer(Allegro X APD)為集成電路封裝提供了先進(jìn)的設計和分析工具,可以設計和仿真 224G PAM-4 系統,用于實(shí)現高效的引線(xiàn)鍵合設計技術(shù)、約束感知基板互連設計以及詳細的互連提取、建模和信號完整性/供電分析,同時(shí)集成了用于熱分析的多物理場(chǎng)求解器,助力設計人員有效驗證在散熱方面要求嚴苛的芯片和封裝設計。

文章來(lái)源:Cadence楷登PCB及封裝資源中心


免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:

這幾種非隔離電源拓撲 你用過(guò)哪些?

蓄電池充電方式:如何判定蓄電池是否充滿(mǎn)

光纖傳感器渦輪流量計應用

ADI氮化鎵功率元件和工具為設計帶來(lái)了機會(huì )

貿澤贊助的DS PENSKE電動(dòng)方程式賽車(chē)隊蓄勢待發(fā) 即將在電動(dòng)方程式世界錦標賽上海站閃亮登場(chǎng) 


特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉

久久无码人妻精品一区二区三区_精品少妇人妻av无码中文字幕_98精品国产高清在线看入口_92精品国产自产在线观看481页
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>