【導讀】日前，長(cháng)電科技CEO鄭力出席華美半導體協(xié)會(huì )（CASPA）2023年年會(huì )，與眾多全球知名半導體企業(yè)高管?chē)@“賦能AI——半導體如何引領(lǐng)世界未來(lái)”共同探討產(chǎn)業(yè)發(fā)展機遇與挑戰。
鄭力就AI芯片電源管理、先進(jìn)封裝驅動(dòng)AIGC發(fā)展等話(huà)題闡述了觀(guān)點(diǎn)
突破電源管理瓶頸
從大模型AI的爆發(fā)，到高密度復雜計算在多個(gè)行業(yè)的普及，疊加新應用場(chǎng)景的快速涌現，驅動(dòng)了大算力芯片市場(chǎng)的需求增長(cháng)。當前，半導體產(chǎn)業(yè)鏈正致力于突破解決算力需求及其背后的瓶頸。
例如，面對AIGC應用中的電源管理挑戰，GPU、CPU、HBM和高速DSP等數字芯片開(kāi)發(fā)速度遠快于模擬芯片的開(kāi)發(fā)；同時(shí)，人工智能芯片、數據中心的功耗需求比幾年前增加了數倍。
為此，封裝、設計等產(chǎn)業(yè)鏈上下游需要一起從提升功率輸送和管理質(zhì)效、電源管理芯片/模塊的面積和集成密度、封裝材料創(chuàng )新等方面，通過(guò)先進(jìn)封裝技術(shù)共同解決這一挑戰。
封裝創(chuàng )新對AIGC愈發(fā)重要
面向CPU、GPU和AI加速器等AIGC的核心芯片，目前業(yè)界聚焦小芯片（Chiplet）技術(shù)實(shí)現微系統集成，而不僅僅是晶體管級的集成，從而搭建算力密度更高且成本更優(yōu)的高密集計算集群。
一是通過(guò)2.5D/3D封裝，包括基于再布線(xiàn)層（RDL）轉接板、硅轉接板或硅橋，以及大尺寸倒裝等技術(shù)開(kāi)發(fā)人工智能應用，以實(shí)現小芯片上更高的密度和微系統內更高的互連速度。
二是從方法論角度來(lái)看，通過(guò)系統/技術(shù)協(xié)同優(yōu)化（STCO）開(kāi)發(fā)小芯片等具有微系統級集成的設備。STCO在系統層面對芯片架構進(jìn)行分割及再集成，以高性能封裝為載體，貫穿設計、晶圓制造、封裝和系統應用，以滿(mǎn)足更復雜的AIGC應用需求。
三是通過(guò)SiP打造更高水平的異構集成，賦予不同類(lèi)型的芯片和組件（包括無(wú)源組件）更大的靈活性。目前，SiP相關(guān)技術(shù)已應用于射頻前端（RFFE）、電源管理、光電合封（CPO）等領(lǐng)域，滿(mǎn)足AI等高算力需求。
面向AI、高性能計算，長(cháng)電科技積極與AI產(chǎn)業(yè)鏈伙伴合作，持續推出創(chuàng )新解決方案，更好地滿(mǎn)足市場(chǎng)應用需求。長(cháng)電科技的Chiplet高性能封裝技術(shù)平臺XDFOI，利用協(xié)同設計理念實(shí)現了芯片成品集成與測試一體化，目前已實(shí)現了穩定量產(chǎn)。長(cháng)電科技認為，以異構異質(zhì)、高密度互連為主要特征的高性能封裝技術(shù)，承載半導體產(chǎn)業(yè)的創(chuàng )新方向，將為半導體在人工智能領(lǐng)域的應用提供無(wú)限機會(huì )。
來(lái)源：長(cháng)電科技
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
