<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>
你的位置:首頁(yè) > 電源管理 > 正文

【CMOS邏輯IC基礎知識】—解密組合邏輯背后的強大用途?。ㄉ希?/h2>

發(fā)布時(shí)間:2023-05-25 來(lái)源:東芝 責任編輯:wenwei

【導讀】在前面的芝識課堂中,我們跟大家簡(jiǎn)單介紹了邏輯IC的基本知識和分類(lèi),并且特別提到CMOS邏輯IC因為成本、系統復雜度和功耗的平衡性很好,因此得到了最廣泛應用,同時(shí)也和大家一起詳細了解了CMOS邏輯IC的基本操作。邏輯IC作為一種對一個(gè)或多個(gè)數字輸入信號執行基本邏輯運算以產(chǎn)生數字輸出信號的半導體器件,其應用也是非常豐富的,今天就來(lái)和芝子一起了解一下吧。


首先我們要明確的是CMOS邏輯IC大致包括兩種邏輯,即組合邏輯和時(shí)序邏輯。其中組合邏輯是輸出僅為當前輸入的純函數邏輯電路類(lèi)型,主要包括反相器、緩沖器、雙向總線(xiàn)緩沖器、施密特觸發(fā)器裝置、解碼器、多路復用器、模擬多路復用器/多路分解器、模擬開(kāi)關(guān)等;時(shí)序邏輯是一種其輸出取決于先前輸入值的順序,并由當前輸入(如控制信號觸發(fā)器、鎖存器、計數器、移位寄存器等)控制的邏輯電路類(lèi)型。組合邏輯電路與時(shí)序邏輯電路的區別體現在輸入輸出關(guān)系、有無(wú)存儲(記憶)單元、結構特點(diǎn)上。


首先我們以幾個(gè)簡(jiǎn)單的電路部分為例,來(lái)介紹組合邏輯電路的基本情況。


1 反相器


組合邏輯應用中比較常見(jiàn)的是反相器(以74VHC04為例),是一種輸出(Y)與輸入(A)相反的邏輯門(mén),如圖1所示。


1.jpg

圖1 逆變器的操作


2 緩沖器


緩沖器(例如74VHC244),緩沖器增加驅動(dòng)能力以增加可連接的信號線(xiàn)的數量,并執行波形整形。緩沖區不執行邏輯操作,示意圖如圖2。


2.png

圖2 緩沖器的操作


3 雙向總線(xiàn)緩沖器(收發(fā)器)


雙向總線(xiàn)緩沖器(收發(fā)器),比如74VHC245。雙向總線(xiàn)緩沖器(收發(fā)器)是一種其I/O引腳可配置為輸入和輸出以接收和發(fā)送數據的邏輯電路。由于收發(fā)器允許通過(guò)控制信號(DIR)更改信號方向,所以它沿著(zhù)總線(xiàn)傳輸,雙向傳輸數據。圖3顯示了收發(fā)器的應用示例。雙向使用總線(xiàn)信號時(shí),將總線(xiàn)輸入和總線(xiàn)輸出都通過(guò)上拉電阻連接到VCC或GND,以防止在控制信號(DIR)切換信號時(shí)輸入信號變?yōu)殚_(kāi)路(未定義)。切換信號時(shí)請注意不要將輸出與總線(xiàn)輸出短路。


1682394911431064.jpg

圖3 雙向總線(xiàn)緩沖器的應用示例


我們來(lái)看一下圖3這個(gè)系統的邏輯情況,通過(guò)在/G為高電平時(shí)更改DIR的值,可以輕松更改A和B引腳的方向。/G為高電平時(shí),更改DIR的值和外部數據的方向。在周期#0,數據從B傳輸到A。在周期#1,A引腳處于高Z狀態(tài)。因此,輸出數據無(wú)效。在周期#2,更改DIR的值和外部數據的方向。在周期#3,啟用A和B引腳。然后,輸出數據在周期#4開(kāi)始時(shí)保持穩定。在周期#4,數據從A傳輸到B。詳細輸入和輸出邏輯關(guān)系如圖4所示。


1682394897652588.jpg

圖4 雙向總線(xiàn)緩沖器的邏輯示意


4 施密特觸發(fā)器


我們再看一個(gè)特別的示例,施密特觸發(fā)裝置(以VHC14為例)。施密特觸發(fā)裝置在兩個(gè)輸入閾值電壓之間有一個(gè)磁滯帶。圖5顯示了具有輸入閾值滯后的施密特反相器的輸入和輸出波形。對于具有磁滯的IC,正向閾值電壓(VP)不同于負向閾值電壓(VN)。對于緩慢上升或下降的輸入,輸入閾值滯后(VH)有助于穩定輸出。即使存在輸入噪聲或電源或噪聲引起的接地反彈的情況下,IC也不會(huì )產(chǎn)生錯誤輸出,除非噪聲或反彈超過(guò)磁滯寬度。


5.png

圖5 施密特反相器的輸入和輸出波形


5 解碼器


解碼器也是一種典型的組合邏輯電路,我們以VHC138為例進(jìn)行邏輯解讀。解碼器將N個(gè)編碼輸入的二進(jìn)制信息轉換為最多2N個(gè)獨特輸出。它通常用于增加端口數量和生成芯片選擇信號。圖6顯示了3對8解碼器(即具有三個(gè)輸入和八個(gè)輸出的解碼器)的邏輯符號、真值表和時(shí)序圖。


1682394874950350.jpg

7.jpg

圖6 3對8解碼器的邏輯符號和真值表以及時(shí)序圖


圖7則顯示如何使用3對8解碼器從三個(gè)輸入(A、B和C)生成八個(gè)芯片選擇信號。當A、B和C都為低電平時(shí),只有/Y0輸出提供邏輯低電平,所以選擇IC0。圖7表明,通過(guò)三個(gè)輸入的組合,可以從最多八個(gè)芯片中選擇任意芯片。


1682394670697179.jpg

圖7 3至8解碼器的時(shí)序圖


今天的芝識課堂,我們帶大家了解了幾種典型電路單元的對應邏輯關(guān)系,在下面的芝識課堂中,我們將繼續跟大家分享CMOS邏輯IC的基礎知識,敬請期待。



免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:


使用NCP1623A設計緊湊高效的PFC級的IC控制電路設計

集成電源管理的160V三相MOTIX門(mén)級驅動(dòng)器

Lin總線(xiàn)介紹與靜電浪涌保護專(zhuān)用器件

電池供電式電磁流量計演示

華潤微李虹:新能源產(chǎn)業(yè)發(fā)展未來(lái)可期,功率半導體賽道行穩致遠

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉

久久无码人妻精品一区二区三区_精品少妇人妻av无码中文字幕_98精品国产高清在线看入口_92精品国产自产在线观看481页
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>