<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>
你的位置:首頁(yè) > 電源管理 > 正文

絕緣體上硅(SOI)驅動(dòng)芯片技術(shù)優(yōu)勢及產(chǎn)品系列

發(fā)布時(shí)間:2022-06-23 來(lái)源:英飛凌 責任編輯:wenwei

【導讀】在之前的技術(shù)文章中,介紹了驅動(dòng)芯片的概覽和PN結隔離(JI)技術(shù),本文會(huì )繼續介紹英飛凌的絕緣體上硅(SOI)驅動(dòng)芯片技術(shù)。


高壓柵極驅動(dòng)IC的技術(shù)經(jīng)過(guò)長(cháng)期的發(fā)展,走向了絕緣體上硅(silicon-on-insulator,簡(jiǎn)稱(chēng)SOI),SOI指在硅的絕緣襯底上再形成一層薄的單晶硅,相對于傳統的導電型的硅襯底,它有三層結構,第一層是厚的硅襯底層,用于提供機械支撐,第二層是薄的二氧化硅層,二氧化硅是一種絕緣體,從而形成一層絕緣結構,第三層是薄的單晶硅頂層,在這一層進(jìn)行電路的刻蝕,形成驅動(dòng)IC的工作層。


1655198395788342.png

圖1.絕緣體上硅SOI(左圖)與傳統體硅(Bulk CMOS)(右圖)結構的比較


SOI在1964年由C.W. Miller和P.H. Robinson提出,經(jīng)過(guò)幾十年的發(fā)展,逐漸成熟。英飛凌采用了SOI的獨特設計的柵極驅動(dòng)IC,從設計上帶來(lái)了諸多優(yōu)勢。其中,最大的優(yōu)勢在于,SOI的二氧化硅的絕緣層,能夠徹底消除體硅(Bulk CMOS)結構中襯底中的寄生PN結,從而消除了閉鎖效應,提高了驅動(dòng)芯片耐受負壓的能力。


1655198381711174.png

圖2.傳統體硅(Bulk CMOS)(左圖)與絕緣體上硅SOI(右圖)寄生PN結的比較


從柵極驅動(dòng)IC的設計結構上,如圖3所示,可以清楚的看到相關(guān)電路的影響,在體硅(Bulk CMOS)的設計中,對于高邊電路,襯底連接COM電位,MOS的源極SOURCE連接VS電位,因為襯底與VS之間存在一個(gè)寄生二極管,從而在某些工況下,當COM的電位高于VS的電位時(shí),寄生二極管會(huì )導通,產(chǎn)生無(wú)法控制的電流,從而對電路的可靠性產(chǎn)生影響。在絕緣體上硅SOI的驅動(dòng)IC中,因為二氧化硅絕緣層的存在,消除了連接COM和VS的寄生二極管,從而極大提升了驅動(dòng)IC的可靠性。


1655198366937741.png

圖3.傳統體硅(Bulk CMOS)(左圖)與絕緣體上硅SOI(右圖)寄生PN結對設計的影響


驅動(dòng)芯片的耐受負壓(VS的電壓低于COM)的能力,對于電機驅動(dòng)應用,或者橋式電路帶感性負載的應用情況,都非常重要。如圖4所示,當上管Q2關(guān)閉的時(shí)候,負載電流切換到下管D1,此時(shí)電流從負母線(xiàn)流向負載??紤]動(dòng)態(tài)的情況,在D1上的電流逐步建立的過(guò)程中,在VS~COM之間,會(huì )產(chǎn)生由Ls1和Ld1的感生電壓,以及Q1的二極管的導通電壓,總的電壓等于這三個(gè)電壓的疊加,方向上電壓在COM為正,VS為負。因為這類(lèi)應用中,負壓現象不可避免,所以驅動(dòng)IC耐受這個(gè)負壓的能力越高越好,圖4的右圖可以看出,英飛凌的SOI驅動(dòng)IC,抗負壓的能力可以達到-100V/300ns或者-60V/1000ns,這種抗負壓的能力遠遠大于JI設計的驅動(dòng)IC。


1655198352942080.png

圖4.橋式電路中負壓的產(chǎn)生,及英飛凌的SOI驅動(dòng)的負壓耐受工作區


另外,SOI的結構中,因為寄生PN結的消失,器件的寄生效應減小,器件的開(kāi)關(guān)損耗也可極大的降低,并且由于漏電流的減小,靜態(tài)功耗也可以得到降低,從而使得采用SOI設計的驅動(dòng)IC,工作頻率能夠更高,整體損耗更小。圖5對比了300kHz的開(kāi)關(guān)頻率下,2ED2106(SOI設計)與IR2106(Bulk CMOS設計)的溫升對比,可以看到,2ED2106的最高溫度只有66°C,而IR2106的溫度高達122°C。


37.jpg

圖5.絕緣體上硅SOI與傳統體硅(Bulk CMOS)的驅動(dòng)IC的溫升比較


再次,SOI因為存在良好的介質(zhì)隔離,更方便進(jìn)行集成。英飛凌的SOI的驅動(dòng)IC集成了自舉二極管,從而能夠節省掉以前需要外加的高壓自舉二極管,從而節省系統成本。


38.png

圖6.絕緣體上硅SOI集成自舉二極管示意圖


綜上所述,絕緣體上硅SOI是柵極驅動(dòng)器的一次技術(shù)飛躍,具有負壓耐受能力強、損耗低、集成自舉二極管等一系列的優(yōu)異特性。


英飛凌已經(jīng)推出了大量的絕緣體上硅SOI的驅動(dòng)IC,電壓覆蓋200V至1200V,結構有高低邊驅動(dòng)、半橋及三相橋??梢渣c(diǎn)擊文末“閱讀原文”,查詢(xún)相關(guān)的型號。


1655198319357109.png



免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:


消除ISO 26262功能安全認證過(guò)程中的各種障礙

基于功率電感飽和特性要求的電感設計與選型優(yōu)化

小型化趨勢下,東芝單芯片方案實(shí)現高性?xún)r(jià)比電機驅動(dòng)

你還在用光標測量I2C通信時(shí)序嗎?

TP8312滿(mǎn)足0.9V低電壓工作的一節兩節干電池升壓IC解決方案

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉

久久无码人妻精品一区二区三区_精品少妇人妻av无码中文字幕_98精品国产高清在线看入口_92精品国产自产在线观看481页
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>