<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>
你的位置:首頁(yè) > 電源管理 > 正文

如何解決電源噪聲問(wèn)題?

發(fā)布時(shí)間:2020-09-01 來(lái)源:北京迪浩 責任編輯:wenwei

【導讀】電源完整性設計的水平直接影響著(zhù)系統的性能,如整機可靠性、信噪比與誤碼率及EMI/EMC等重要指標。板級電源通道阻抗過(guò)高和同步開(kāi)關(guān)噪聲SSN過(guò)大會(huì )帶來(lái)嚴重的電源完整性問(wèn)題,這些會(huì )給器件及系統工作穩定性帶來(lái)致命的影響。PI設計就是通過(guò)合理的平面電容、分立電容、平面分割應用確保板級電源通道阻抗滿(mǎn)足要求,確保板級電源質(zhì)量符合器件及產(chǎn)品要求,確保信號質(zhì)量及器件、產(chǎn)品穩定工作。
 
電源噪聲問(wèn)題
 
隨著(zhù)超大規模集成電路工藝的發(fā)展,芯片工作電壓越來(lái)越低,而工作速度越來(lái)越快,功耗越來(lái)越大,單板的密度也越來(lái)越高,因此對電源供應系統在整個(gè)工作頻帶內的穩定性提出了更高的要求。電源完整性設計的水平直接影響著(zhù)系統的性能,如整機可靠性、信噪比與誤碼率及EMI/EMC等重要指標。板級電源通道阻抗過(guò)高和同步開(kāi)關(guān)噪聲SSN過(guò)大會(huì )帶來(lái)嚴重的電源完整性問(wèn)題,這些會(huì )給器件及系統工作穩定性帶來(lái)致命的影響。PI設計就是通過(guò)合理的平面電容、分立電容、平面分割應用確保板級電源通道阻抗滿(mǎn)足要求,確保板級電源質(zhì)量符合器件及產(chǎn)品要求,確保信號質(zhì)量及器件、產(chǎn)品穩定工作。
 
芯片內部有成千上萬(wàn)個(gè)晶體管,這些晶體管組成內部的門(mén)電路、組合邏輯、寄存器、計數器、延遲線(xiàn)、狀態(tài)機、以及其他邏輯功能。隨著(zhù)芯片的集成度越來(lái)越高,內部晶體管數量越來(lái)越大。芯片的外部引腳數量有限,為每一個(gè)晶體管提供單獨的供電引腳是不現實(shí)的。芯片的外部電源引腳提供給內部晶體管一個(gè)公共的供電節點(diǎn),因此內部晶體管狀態(tài)的轉換必然引起電源噪聲在芯片內部的傳遞。
 
對內部各個(gè)晶體管的操作通常由內核時(shí)鐘或片內外設時(shí)鐘同步,但是由于內部延時(shí)的差別,各個(gè)晶體管的狀態(tài)轉換不可能是嚴格同步的,當某些晶體管已經(jīng)完成了狀態(tài)轉換,另一些晶體管可能仍處于轉換過(guò)程中。芯片內部處于高電平的門(mén)電路會(huì )把電源噪聲傳遞到其他門(mén)電路的輸入部分。如果接受電源噪聲的門(mén)電路此時(shí)處于電平轉換的不定態(tài)區域,那么電源噪聲可能會(huì )被放大,并在門(mén)電路的輸出端產(chǎn)生矩形脈沖干擾,進(jìn)而引起電路的邏輯錯誤。芯片外部電源引腳處的噪聲通過(guò)內部門(mén)電路的傳播,還可能會(huì )觸發(fā)內部寄存器產(chǎn)生狀態(tài)轉換。
 
除了對芯片本身工作狀態(tài)產(chǎn)生影響外,電源噪聲還會(huì )對其他部分產(chǎn)生影響。比如電源噪聲會(huì )影響晶振、PLL、DLL的抖動(dòng)特性,AD轉換電路的轉換精度等。
 
電源噪聲來(lái)源
 
絕大多數芯片都會(huì )給出一個(gè)正常工作的電壓范圍,這個(gè)值通常是±5%。例如:對于3.3V電壓,為滿(mǎn)足芯片正常工作,供電電壓在3.13V到3.47V之間,或3.3V±165mV。對于1.2V電壓,為滿(mǎn)足芯片正常工作,供電電壓在1.14V到1.26V之間,或1.2V±60mV。這些限制可以在芯片datasheet中查到。這些限制要考慮兩個(gè)部分,第一是穩壓芯片的直流輸出誤差,第二是電源噪聲的峰值幅度。
 
電源系統的噪聲來(lái)源有三個(gè)方面:
 
第一,穩壓電源芯片本身的輸出并不是恒定的,會(huì )有一定的波紋。這是由穩壓芯片自身決定的,一旦選好了穩壓電源芯片,對這部分噪聲我們只能接受,無(wú)法控制。
 
第二,穩壓電源無(wú)法實(shí)時(shí)響應負載對于電流需求的快速變化。穩壓電源芯片通過(guò)感知其輸出電壓的變化,調整其輸出電流,從而把輸出電壓調整回額定輸出值。多數常用的穩壓源調整電壓的時(shí)間在毫秒到微秒量級。因此,對于負載電流變化頻率在直流到幾百KHz之間時(shí),穩壓源可以很好的做出調整,保持輸出電壓的穩定。當負載瞬態(tài)電流變化頻率超出這一范圍時(shí),穩壓源的電壓輸出會(huì )出現跌落,從而產(chǎn)生電源噪聲?,F在,微處理器的內核及外設的時(shí)鐘頻率已經(jīng)超過(guò)了600兆赫茲,內部晶體管電平轉換時(shí)間下降到800皮秒以下。這要求電源分配系統必須在直流到1GHz范圍內都能快速響應負載電流的變化,但現有穩壓電源芯片不可能滿(mǎn)足這一苛刻要求。我們只能用其他方法補償穩壓源這一不足,這涉及到后面要講的電源去耦。
 
第三,負載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗上產(chǎn)生的壓降。PCB板上任何電氣路徑不可避免的會(huì )存在阻抗,不論是完整的電源平面還是電源引線(xiàn)。對于多層板,通常提供一個(gè)完整的電源平面和地平面,穩壓電源輸出首先接入電源平面,供電電流流經(jīng)電源平面,到達負載電源引腳。地路徑和電源路徑類(lèi)似,只不過(guò)電流路徑變成了地平面。完整平面的阻抗很低,但確實(shí)存在。如果不使用平面而使用引線(xiàn),那么路徑上的阻抗會(huì )更高。另外,引腳及焊盤(pán)本身也會(huì )有寄生電感存在,瞬態(tài)電流流經(jīng)此路徑必然產(chǎn)生壓降,因此負載芯片電源引腳處的電壓會(huì )隨著(zhù)瞬態(tài)電流的變化而波動(dòng),這就是阻抗產(chǎn)生的電源噪聲。在電源路徑表現為負載芯片電源引腳處的電壓軌道塌陷,在地路徑表現為負載芯片地引腳處的電位和參考地電位不同(注意,這和地彈不同,地彈是指芯片內部參考地電位相對于板級參考地電位的跳變)。
 
如何解決電源噪聲-電容去耦
 
采用電容去耦是解決電源噪聲問(wèn)題的主要方法。這種方法對提高瞬態(tài)電流的響應速度,降低電源分配系統的阻抗都非常有效。
 
對于電容去耦,很多資料中都有涉及,但是闡述的角度不同。有些是從局部電荷存儲(即儲能)的角度來(lái)說(shuō)明,有些是從電源分配系統的阻抗的角度來(lái)說(shuō)明,還有些資料的說(shuō)明更為混亂,一會(huì )提儲能,一會(huì )提阻抗,因此很多人在看資料的時(shí)候感到有些迷惑。其實(shí),這兩種提法,本質(zhì)上是相同的,只不過(guò)看待問(wèn)題的視角不同而已。為了讓大家有個(gè)清楚的認識,介紹一下這兩種解釋。
 
(1)從儲能角度看電容去耦
 
在制作電路板時(shí),通常會(huì )在負載芯片周?chē)胖煤芏嚯娙?,這些電容就起到電源去耦作用。
 
如何解決電源噪聲問(wèn)題?
 
負載電流不變時(shí),其電流由穩壓電源部分提供,即圖中的I0,方向如圖所示。此時(shí)電容兩端電壓與負載兩端電壓一致,電流Ic為0,電容兩端存儲相當數量的電荷,其電荷數量和電容量有關(guān)。當負載瞬態(tài)電流發(fā)生變化時(shí),由于負載芯片內部晶體管電平轉換速度極快,必須在極短的時(shí)間內為負載芯片提供足夠的電流。但是穩壓電源無(wú)法很快響應負載電流的變化,因此,電流I0不會(huì )馬上滿(mǎn)足負載瞬態(tài)電流要求,因此負載芯片電壓會(huì )降低。但是由于電容電壓與負載電壓相同,因此電容兩端存在電壓變化。對于電容來(lái)說(shuō)電壓變化必然產(chǎn)生電流,此時(shí)電容對負載放電,電流Ic不再為0,為負載芯片提供電流。根據電容等式:
 
如何解決電源噪聲問(wèn)題?
 
要電容量C足夠大,只需很小的電壓變化,電容就可以提供足夠大的電流,滿(mǎn)足負載瞬態(tài)電流的要求。這樣就保證了負載芯片電壓的變化在容許的范圍內。這里,相當于電容預先存儲了一部分電能,在負載需要的時(shí)候釋放出來(lái),即電容是儲能元件。儲能電容的存在使負載消耗的能量得到快速補充,因此保證了負載兩端電壓不至于有太大變化,此時(shí)電容擔負的是局部電源的角色。
 
從儲能的角度來(lái)理解電源去耦,非常直觀(guān)易懂,但是對電路設計幫助不大。從阻抗的角度理解電容去耦,能讓我們設計電路時(shí)有章可循。實(shí)際上,在決定電源分配系統的去耦電容量的時(shí)候,用的就是阻抗的概念。
 
(2)從阻抗角度看電容去耦
 
如何解決電源噪聲問(wèn)題?
 
將圖中的負載芯片拿掉,從AB兩點(diǎn)向左看過(guò)去,穩壓電源以及電容去耦系統一起,可以看成一個(gè)復合的電源系統。這個(gè)電源系統的特點(diǎn)是:不論AB兩點(diǎn)間負載瞬態(tài)電流如何變化,都能保證AB兩點(diǎn)間的電壓保持穩定,即AB兩點(diǎn)間電壓變化很小。
 
我們可以用一個(gè)等效電源模型表示上面這個(gè)復合的電源系統,如下圖所示。
 
如何解決電源噪聲問(wèn)題?
 
對于這個(gè)電路可寫(xiě)出如下等式;
 
如何解決電源噪聲問(wèn)題?
 
總結
 
我們的最終設計目標是,不論AB兩點(diǎn)間負載瞬態(tài)電流如何變化,都要保持AB兩點(diǎn)間電壓變化范圍很小,根據公式,這個(gè)要求等效于電源系統的阻抗Z要足夠低。在圖中,我們是通過(guò)去耦電容來(lái)達到這一要求的,因此從等效的角度出發(fā),可以說(shuō)去耦電容降低了電源系統的阻抗。另一方面,從電路原理的角度來(lái)說(shuō),可得到同樣結論。電容對于交流信號呈現低阻抗特性,因此加入電容,實(shí)際上也確實(shí)降低了電源系統的交流阻抗。
 
從阻抗的角度理解電容去耦,可以給我們設計電源分配系統帶來(lái)極大的方便。實(shí)際上,電源分配系統設計的最根本的原則就是使阻抗最小。最有效的設計方法就是在這個(gè)原則指導下產(chǎn)生的。
 
 
推薦閱讀:
 
不檢測輸入電壓可以實(shí)現“功率系數校正”嗎?
BCI大電流注入測試
每個(gè)工程師都應了解的有關(guān)IEEE 802.3bt PoE的知識
設計成功的反向降壓-升壓轉換器布局
長(cháng)時(shí)間工作的電源是否還能穩定運行?
要采購晶體么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉

久久无码人妻精品一区二区三区_精品少妇人妻av无码中文字幕_98精品国产高清在线看入口_92精品国产自产在线观看481页
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>