中心議題：

• 兩種典型的MOSFET驅動(dòng)電路的工作原理
• 兩種驅動(dòng)電路在使用過(guò)程中的優(yōu)缺點(diǎn)
• 在設計MOSFET驅動(dòng)線(xiàn)路時(shí)應注意的問(wèn)題

解決方案：

• 在開(kāi)始設計之前全面了解所選MOSFET的參數
• 在線(xiàn)路設計階段必須進(jìn)行熱設計
• 盡量縮短開(kāi)關(guān)時(shí)間，將開(kāi)關(guān)損耗降到最低

電動(dòng)自行車(chē)具有環(huán)保節能，價(jià)格合適，無(wú)噪聲，便利等特點(diǎn)，因此，電動(dòng)自行車(chē)成為當今社會(huì )人們主要的代步工具。與此同時(shí)，消費者和商家對整車(chē)的質(zhì)量及可靠性要求也越來(lái)越高。作為整車(chē)四大件之一的控制器的可靠性顯得尤為重要。功率MOSFET以及相關(guān)的驅動(dòng)電路的設計直接與控制器的可靠性緊密相關(guān)，尤其是在續流側，MOSFET的驅動(dòng)電路設計不當，續流側 MOSFET很容易損壞，因此本文就如何測量、分析與調整控制器的MOSFET驅動(dòng)線(xiàn)路來(lái)提高M(jìn)OSFET的可靠性作一些研究，以便能夠為設計人員在設計產(chǎn)品時(shí)作一些參考。

1 MOSFET開(kāi)關(guān)過(guò)程及MOSFET參數模型

1.1 MOSFET開(kāi)通過(guò)程

MOSFET開(kāi)通過(guò)程中的波形見(jiàn)圖1所示，其開(kāi)通的過(guò)程可分為四個(gè)階段：


階段A、t0¬—t1：門(mén)極電壓Vgs由0V逐漸上升至Vth，在此期間內MOSFET關(guān)閉，Vds不變，Id=0A。
階段B、t1—t2：門(mén)極電壓Vgs由Vth上升至平臺電壓Vp，門(mén)極電壓為Cgs充電。在此期間內MOSFET開(kāi)始導通并進(jìn)入飽和狀態(tài)，Vds基本保持不變，Id由0上升至Id（max）。
階段C、t2—t3：門(mén)極電壓Vgs保持不變，門(mén)極電壓為Cgd充電。在此期間內MOSFET仍處于飽和狀態(tài)，Vds迅速下降，Id保持不變。
階段D、t3—t4：門(mén)極電壓Vgs由Vp繼續上升，在此期間內MOSFET退出飽和狀態(tài)進(jìn)入完全導通狀態(tài)。
MOSFET關(guān)斷時(shí)波形與開(kāi)通時(shí)相反，在此不再敘述。

1.2 MOSFET寄生參數

MOSFET寄生參數模型如圖2所示。由于MOSFET的結構、引線(xiàn)和封裝的影響，在MOSFET制作完成后，其各引腳間存在PN結寄生電容和寄生電感，引腳上存在引線(xiàn)電感。由于源極的引線(xiàn)較長(cháng)，Ls一般要比Ld大。
因此，我們在實(shí)際的開(kāi)關(guān)應用中應特別注意寄生電容和引線(xiàn)電感對開(kāi)關(guān)波形的影響，特別是在負載為電感性負載時(shí)更應注意。MOSFET的輸入電容、反向傳輸電容和輸出電容分別表示如下：
Ciss=Cgs+Cgd
Crss=Cgd
Coss=Cgd+Cds
[page]

2 兩種常見(jiàn)的MOSFET驅動(dòng)電路

2.1由分立器件組成的驅動(dòng)電路

由分立器件組成的驅動(dòng)電路（（如圖3所示），驅動(dòng)電路工作原理如下：
A．當HS為高電平時(shí)，Q7、Q4導通，Q6關(guān)閉，電容C4上的電壓（約14V）經(jīng)過(guò)Q4、D3、R6加到Q5的柵極，使Q5導通。在導通期間，Q5的源極電壓（Phase）接近電源電壓Vdc，所以電容兩端的電壓隨著(zhù)Phase電壓一起浮動(dòng)，電容C4亦稱(chēng)為自舉電容。Q5靠C4兩端的電壓來(lái)維持導通。
B. 當HS為低電平時(shí)，Q7、Q4關(guān)閉，Q6導通，為Q5的柵極提供放電回路，從而使Q5很快關(guān)閉。當Q5關(guān)閉后，由于下管的開(kāi)通或負載的作用，使得Phase電壓下降接近0V，從而使C4經(jīng)過(guò)+15V→D2→C4→GND回路充電，為下一次導通做好準備。
C. 當LS為低電平時(shí)，Q8、Q11導通，Q10關(guān)閉，驅動(dòng)電路通過(guò)R11為下管Q9的柵極充電，使Q9導通。
D. 當LS為高電平時(shí)，Q8、Q11關(guān)閉，Q10導通，為Q9的柵極提供放電回路,使Q9關(guān)斷。
E. 當HS和LS同時(shí)為高電平時(shí)，上管開(kāi)通下管關(guān)閉。當HS和LS同時(shí)為低電平時(shí)，上管關(guān)閉下管開(kāi)通。在實(shí)際應用中，為了避免上下管同時(shí)開(kāi)通，HS和LS的邏輯要靠MCU或邏輯電路來(lái)保證。

2.2 半橋驅動(dòng)芯片組成的驅動(dòng)電路

半橋驅動(dòng)芯片組成的驅動(dòng)電路如圖4所示，工作原理如下：
A．當HS和LS同時(shí)為高電平時(shí)，HO有驅動(dòng)電壓輸出，使Q1開(kāi)通。當HS和LS同時(shí)為低電平時(shí)，LO有驅動(dòng)電壓輸出，使Q2開(kāi)通。
B．電容C2與分立器件驅動(dòng)電路里的C4作用相同，同樣為自舉電容。
C．電容C1為去藕電容，為抑制功率MOSFET開(kāi)關(guān)時(shí)對驅動(dòng)電路浮動(dòng)電源部分的干擾，一般應加上此電容。
[page]
2.3 兩種驅動(dòng)線(xiàn)路的區別

A．兩種驅動(dòng)電路在開(kāi)通時(shí)能提供基本相同的驅動(dòng)電流驅動(dòng)MOSFET開(kāi)通，但在MOSFET關(guān)斷時(shí)，分立器件驅動(dòng)電路因為有三極管放電，所以能提供更大的放電電流關(guān)閉MOSFET，而半橋驅動(dòng)電路由于要經(jīng)過(guò)柵極電阻放電，所以放電電流相對較小，導致MOSFET關(guān)閉時(shí)間過(guò)長(cháng)，開(kāi)關(guān)損耗相應增加。解決的辦法可以是在驅動(dòng)電阻上反并聯(lián)一只二極管并增加一個(gè)放電的PNP三極管。
B．分立器件驅動(dòng)電路用的器件較多，可靠性相對沒(méi)有半橋芯片的驅動(dòng)電路高。但前提條件是半橋驅動(dòng)芯片的驅動(dòng)電路要設計合理。

3 MOSFET驅動(dòng)線(xiàn)路的要求及參數的調整

門(mén)極電壓不能超過(guò)Vgs的最大值。在設計驅動(dòng)線(xiàn)路時(shí)，應考慮驅動(dòng)電源電壓和線(xiàn)路的抗干擾性，確保MOSFET在帶感性負載且工作在開(kāi)關(guān)狀態(tài)時(shí)柵極電壓不超過(guò)Vgs的最大值。
為了能夠減少MOSFET的開(kāi)關(guān)損耗，驅動(dòng)線(xiàn)路應能提供足夠大的驅動(dòng)電流，使開(kāi)通和關(guān)斷的時(shí)間盡可能短，同時(shí)，盡量減少門(mén)極電壓的高頻震蕩。如果要獲得同樣的RC時(shí)間常數，使用較小的驅動(dòng)電阻和較大的電容可以獲得較好的驅動(dòng)特性，但驅動(dòng)線(xiàn)路的損耗同時(shí)也增加了。
圖5和圖6是實(shí)際應用中的測試波形，從圖中我們可以看出：①電容的增加使得開(kāi)啟的時(shí)間變長(cháng)，增加了開(kāi)通損耗。②電容的增加，使得門(mén)極電壓的高頻震蕩減少。同時(shí)，由于米勒平臺的振蕩減小，MOSFET在米勒平臺期間的損耗也會(huì )相應減小。
延長(cháng)MOSFET的開(kāi)通時(shí)間可以減小開(kāi)通時(shí)的涌入電流。由于電機負載為感性負載，所以在PWM關(guān)斷時(shí)存在續流現象（見(jiàn)圖7中的I2），為了減小續流側反向恢復電流（Irr）的大小，PWM側開(kāi)關(guān)管的開(kāi)通速度不宜過(guò)快。由于MOSFET處于飽和區時(shí)有公式：Id=K*(Vgs-Vth)2,（K為一常數，由MOSFET的特性決定）。所以在一定的溫度和Vds條件下，從MOSFET的門(mén)極驅動(dòng)電壓Vgs可以判斷MOSFET中的電流大小。圖5中Vgs峰值為9.1V，圖6中Vgs峰值為6.4V，所以增加電容使得峰值電流減小。Id也可從MOSFET的轉移特性圖中獲得。

由于MOSFET的封裝電感和線(xiàn)路的雜散電感的存在，在MOSFET反向恢復電流Irr突然關(guān)斷時(shí)，MOSFET（Q3）上的電壓Vds會(huì )出現振鈴（如圖8中CH2所示）。此振鈴的出現會(huì )導致Vds超過(guò)MOSFET的擊穿電壓從而發(fā)生雪崩現象。如果線(xiàn)路中出現振鈴，我們可以通過(guò)以下方法來(lái)減小振鈴：

A．設計線(xiàn)路時(shí)應考慮線(xiàn)路板布線(xiàn)：①盡量縮短驅動(dòng)線(xiàn)路與MOSFET之間的線(xiàn)跡長(cháng)度；②使大電流回路的銅箔走線(xiàn)盡量短且寬，必要時(shí)可以在銅箔表面加錫；③合理的走線(xiàn)，使大電流環(huán)路的面積最小。
B．如果線(xiàn)路雜散電感已經(jīng)確定，可以通過(guò)減小PWM側的MOSFET開(kāi)通速度來(lái)減小在續流側的MOSFET上的Vds振鈴，從而能夠使MOSFET上的Vds不超過(guò)最大耐壓值。
C．如果以上兩種方法都不能很好地解決問(wèn)題，我們可以通過(guò)在相線(xiàn)上加snubber的方法來(lái)抑制線(xiàn)路的振鈴。[3]


注意Cdv/dt產(chǎn)生的柵極感應電壓。如圖7所示：在控制MOSFET Q1的導通開(kāi)關(guān)期間，因為Q1的米勒效應和導通延遲的緣故，滿(mǎn)輸入電壓并不會(huì )立刻出現在Q3的漏極上。施加在Q3上的漏極電壓會(huì )感應出一個(gè)通過(guò)其柵-漏極間米勒電容Cgd（見(jiàn)圖2）進(jìn)行耦合的電流。該感應電流在Q3的內部柵極電阻Rg和外部柵極電阻的兩端產(chǎn)生一個(gè)壓降。該電壓將對Q3柵極上的柵-源極間電容Cgs進(jìn)行充電。Q3上的感應柵極電壓的幅度是dv/dt、Cgd、Cgs和總柵極電阻的一個(gè)函數。

[page]
感應柵極電壓如圖8中的CH1所示，其值已達到2.3V。另外，由于源極引線(xiàn)電感的存在，在Q3內的電流迅速減小時(shí)，會(huì )在Ls的兩端感應出一個(gè)極性為上負下正的電壓，如圖9所示，此時(shí)加在DIE上的電壓Vgs（die）要大于在外部引腳上測量的Vgs電壓，所以由于Ls的影響，使得MOSFET有提前導通的可能。如果下管由于感應電壓而導通，則會(huì )造成上下管穿通，如果MOSFET不能承受此穿通電流，MOSFET就會(huì )損壞。


防止產(chǎn)生Cdv/dt感應導通的方法：

A．選擇具有較高門(mén)限電壓的MOSFET。
B．選擇具有較小米勒電容Cgd和較小Cgd/Cgs的MOSFET。
C．使上橋（Q1）的開(kāi)啟速度變慢，從而減小關(guān)斷時(shí)的dv/dt和di/dt，使感應電壓Cdv/dt和Lsdi/dt減小。
D．增加Q3的柵極電容Cgs，從而減小感應電壓。

保留Cdv/dt感應導通的好處
Cdv/dt感應導通有一個(gè)好處：它能夠減小續流側MOSFET上的電壓尖峰和Vds振鈴（V = L×dIrr/dt; L:環(huán)路寄生電感）， 同時(shí)也減小了系統的EMI干擾。因此，在設計MOSFET驅動(dòng)線(xiàn)路時(shí)，我們應根據實(shí)際情況來(lái)權衡驅動(dòng)參數的調整,即究竟是阻止Cdv/dt感應導通以求最大限度地提升電路效率和可靠性還是采用Cdv/dt感應導通來(lái)抑制過(guò)多的寄生振鈴。

4 結論

4.1 在開(kāi)始設計之前，應該全面了解所選MOSFET的參數，判斷MOSFET是否能滿(mǎn)足產(chǎn)品要求，包括MOSFET的耐壓（Vgs和Vds）、最大電流等參數，確保當工作條件最?lèi)毫訒r(shí)這些參數不要超過(guò)MOSFET的最大額定值。

4.2 在線(xiàn)路設計階段，必須進(jìn)行熱設計，以確保MOSFET工作在安全工作區。應特別注意線(xiàn)路板的布線(xiàn)，盡量減小線(xiàn)路雜散電感。

4.3 在不影響可靠性的情況下盡量縮短開(kāi)關(guān)時(shí)間，將開(kāi)關(guān)損耗降到最低。有時(shí)為了進(jìn)一步提高效率，降低溫升，還可采用同步整流。