【導讀】本文介紹用于在低功耗信號鏈應用中實(shí)現優(yōu)化能效比的精密低功耗信號鏈解決方案和技術(shù)。本文將介紹功耗調節、功率循環(huán)和占空比等用于進(jìn)一步降低系統功耗的技術(shù)（不僅限于選擇低功耗產(chǎn)品，這有時(shí)并不夠）。還將探討如何使用通道時(shí)序控制器、FIFO和電壓監控模塊等片內特性來(lái)簡(jiǎn)化系統設計，并在主機控制器側和整個(gè)系統層面實(shí)現節能。
簡(jiǎn)介
對于在幾十年之前的廣告中演奏兔子舞曲的小鼓來(lái)說(shuō)，最執著(zhù)的事情就是能夠持續不斷地進(jìn)行演奏。在為現場(chǎng)儀器儀表（檢測溫度、壓力或流量）或遠程生命體征監測設備等應用設計電池供電的測量系統時(shí)，低功耗信號鏈至關(guān)重要。甚至對于主電源供電的系統，也需要最大限度降低環(huán)境影響或能源成本，這促使硬件設計人員不斷改善系統的能效比。低功耗設計能夠帶來(lái)一些間接性的優(yōu)勢，比如，如果能夠減少并聯(lián)的電池的數量，解決方案的尺寸會(huì )隨之減小。低功耗設計還具有更深層次的優(yōu)勢，因為系統耗費的能量更少，使得IC芯片的溫度也更低。這有助于延長(cháng)產(chǎn)品的使用壽命。
要在短時(shí)間內完成低功耗硬件設計，從精密低功耗信號鏈著(zhù)手會(huì )是一個(gè)非常不錯的起點(diǎn)。除了選擇低功耗元件之外，還可以采用多種功率優(yōu)化技術(shù)來(lái)進(jìn)一步降低系統功耗，例如功耗調節、功率循環(huán)和占空比。此外，很多設計選項，例如選擇合適的電阻值或使用存儲器也是非常重要的因素，關(guān)乎著(zhù)能夠實(shí)現嚴格的低功耗目標和優(yōu)化的電池壽命。
例如，找出信號鏈中可以取消的構建模塊，或者在達到某些條件時(shí)會(huì )暫時(shí)斷電的模塊，會(huì )有助于我們采用低功耗技術(shù)。這需要精準的時(shí)序分析1, 2，并對電路操作分級或調節占空比。如果多個(gè)構建模塊多數時(shí)間都處于閑置狀態(tài)，即可讓這些模塊進(jìn)入關(guān)斷模式或者直接將它們關(guān)閉。注意，與使用關(guān)斷模式相比，設備進(jìn)行全功率循環(huán)會(huì )對功率和時(shí)序產(chǎn)生一些影響。
在正確采用這種時(shí)序之后，可以通過(guò)盡可能減少微控制器互動(dòng)來(lái)進(jìn)一步改善主系統層級的功耗。這就需要使用外部或內部存儲器，以便在主機控制器被關(guān)斷之后存儲數據。
在系統層面應用節能技術(shù)會(huì )有一些差異，具體取決于使用哪種類(lèi)型的ADC來(lái)數字化傳感器信息，包括SAR ADC和∑-? DAC，關(guān)于這一點(diǎn)將在后續章節中詳細介紹。此外，硬件設計選擇，例如數字通信上拉/下拉電阻、電阻分壓器和增益設置電阻等也會(huì )影響整體的信號鏈功耗。
圖1.SAR ADC信號鏈中的單通道電壓、電流測量。
引腳命名會(huì )因設備而異。為了保持一致性，我們用AVDD表示模擬電源，用VIO表示數字電源，用VREF表示基準電壓。
基于SAR ADC的信號鏈的功率優(yōu)化
SAR ADC按要求執行轉換，也就是說(shuō)，在確認轉換開(kāi)始(CONVERSION START)命令之后，從采樣模式切換到保持模式3。轉換流程開(kāi)始，然后，待該流程完成后，SAR ADC會(huì )回到采樣模式，以獲取信號。SAR ADC（例如圖1所示的信號鏈中使用的 AD4001 轉換器）在轉換階段會(huì )消耗大部分功率，而在圖2所示的采集階段則消耗最少功率。所以，盡管吞吐量能高達幾個(gè)MSPS，但還是可以按照應用要求的最低速度來(lái)運行這些轉換器，以大幅優(yōu)化功率。
SAR ADC：隨吞吐量調節功率
在許多低功耗應用中，無(wú)需持續提供傳感器信息，而是以更低的速度提供，可能是按幾kSPS或幾十kSPS。在這些情況下，可以隨吞吐量降低SAR ADC的功耗，包括模擬電源軌和數字電源軌。
表1.不同終端應用中的通信采樣頻率
大部分精密SAR ADC都內置時(shí)鐘，用于管理轉換流程，因此其轉換時(shí)間(tCONV)是固定的。在tCONV固定的情況下，吞吐量越低，循環(huán)時(shí)間(tCYC)越長(cháng)，采集時(shí)間(tACQ)也就越長(cháng)，后者就是ADC保持最小功耗的時(shí)長(cháng)。換句話(huà)說(shuō)，吞吐率越低，采集每個(gè)樣本所用的功耗也越低。
圖2.SAR ADC時(shí)序圖。
圖3.AD4001 SAR ADC時(shí)序圖和在一個(gè)循環(huán)內的功耗。循環(huán)時(shí)間越長(cháng)，平均功耗越低：(a) 1 μs平均功率 = 6.1113 mW，(b) 10 μs平均功率 = 0.93756 mW，(c) 1 ms平均功率 = 0.36845 mW。
圖4.(a) AD4001的功耗調節和吞吐量，(b) 相關(guān)頻率范圍（即低于10 kSPS）放大圖的圖示。
數字信號從外部觸發(fā)轉換，轉換速度受到嚴格控制。采樣速率越低，導致采樣階段時(shí)間變長(cháng)，因此平均功耗越低。這一點(diǎn)可參見(jiàn)方程1：
其中：
tCONV 為轉換時(shí)間
tCYC 為采樣速率的倒數
VDD 為模擬電源
VIO 為數字電源
nBITS 為ADC的分辨率
tSCLK 為串行時(shí)鐘周期時(shí)間(1/fSCLK)
VREF 為基準電壓，IREF為最大吞吐量(max_tput)時(shí)的電流
所以，根據公式1且如圖4所示，如果tCYC延長(cháng)且tCONV保持不變，ADC平均模擬功耗與采樣速率成反比。
圖1所示的ADC在轉換階段的功耗主要來(lái)自模擬電源，如圖2所示。例如，在應變片檢測電路中，數據采集速率可以低至1 kSPS，與按最大采樣速率運行AD4001相比，其功耗可以降低20倍。
表2.AD4001功耗調節與吞吐量
公式1（圖示）顯示功率如何隨吞吐量成比例增加，如圖4所示。
降低ADC采樣速率會(huì )導致采集時(shí)間延長(cháng)，這會(huì )降低ADC驅動(dòng)器放大器的帶寬要求，從而擴大可選設備的群集。帶寬更低的放大器一般具有相對更低的靜態(tài)電流。所以，降低ADC采樣速率不僅會(huì )降低ADC功耗，還會(huì )降低配套使用的放大器的功率要求。
表3.運算放大器帶寬與電流消耗和噪聲性能的關(guān)系；帶寬和功率成正比
但是，選擇帶寬更低的運算放大器也需要作出取舍。更低的帶寬意味著(zhù)更低的靜態(tài)電流(IQ)，但缺點(diǎn)在于噪聲電壓密度(eN)會(huì )增大，如表3所示。根據經(jīng)驗，降低靜態(tài)電流意味著(zhù)噪聲密度會(huì )按照1/√IQ的比例增大。但是，需要注意的是，調節帶寬會(huì )過(guò)濾均方根噪聲。換句話(huà)說(shuō)，硬件設計人員可能根據給定的采樣速率、放大器和RC凈帶寬在功耗（或電池壽命）和均方根噪聲性能之間取舍。
圖5.在多種吞吐量下，每個(gè)電源軌（運算放大器、模擬電源軌和數字電源軌）的電源分布；如表3所示，根據帶寬需求，使用不同的放大器。
此外，用于設置運算放大器增益的反饋電阻也會(huì )影響功耗：這些電阻越大，它們消耗的功率就越少。但這期間也伴隨著(zhù)對噪聲的取舍，因為電阻越大，產(chǎn)生的噪聲也越多。正確的設計做法是，使電阻盡可能大，只要其噪聲貢獻值在總噪聲中可以忽略不計。因為總噪聲等于各個(gè)噪聲的和方根，所以，根據一般經(jīng)驗，可以設置電阻均方根噪聲的上限為該運算放大器的1/3，使其噪聲貢獻值在總噪聲中的占比低于5%。如此，運算放大器噪聲仍是主要噪聲。
在有些應用中，會(huì )以低吞吐率（幾kSPS）對低頻率輸入信號采樣，例如表1所示的信號，在這種情況下，如果無(wú)需信號調理（例如增益級或低輸出阻抗），即可移除驅動(dòng)器放大器。在更高速度的應用中，更新的ADC（例如AD4000或 AD4696 系列）會(huì )提供高輸入阻抗（高阻）模式，支持使用更低帶寬（和更低功率）放大器來(lái)驅動(dòng)模擬輸入，有時(shí)甚至能完全取消使用驅動(dòng)器。取消這種運算放大器也有助于降低總功耗（其功耗隨之取消），如圖5的藍色條柱所示。與始終需要使用驅動(dòng)器放大器的傳統型SAR ADC相比，這有助于大幅節省功率。在使用AD4696 16通道器件時(shí)，這種功率節省的比例達到16倍?；鶞孰妷涸锤咦枘Ｊ焦δ芤矔?huì )降低基準電壓源輸入電流，使得總系統功耗隨之降低。
SAR ADC信號鏈：AFE動(dòng)態(tài)功耗調節
如前文所述，SAR ADC功耗會(huì )隨采樣速率變化，但其他信號鏈元件并不是如此。放大器和基準電壓在通電之后，消耗恒定的靜態(tài)電流。在采樣ADC樣本期間對這些元件進(jìn)行功率循環(huán)會(huì )降低信號鏈的平均功耗。每個(gè)電源周期必須等待信號確定，這會(huì )限制留給系統開(kāi)啟和關(guān)閉的時(shí)間。有關(guān)詳情，請參閱“低功耗精密信號鏈應用最重要的時(shí)序因素有哪些？第一部分”和“低功耗精密信號鏈應用最重要的時(shí)序因素有哪些？第二部分”（但建議對每種具體的信號鏈設計執行精準分析）。
使用高度集成的ADC，在片內集成更多模擬前端(AFE)模塊，可以加快上電和斷電轉換的速度，但無(wú)損其性能。但是，在許多場(chǎng)景下，為了實(shí)現最佳性能，設計最終可能會(huì )使用分立式元件。示例如圖6所示。
此信號鏈為多通道，由一個(gè)MAX41400和每通道一個(gè)抗混疊濾波器組成，采用ADR3625精密基準電壓源，將信息饋送給16通道SAR ADC（即AD4696）。
如前文所述，按照可接受的最低吞吐量運行ADC會(huì )降低其功耗。此外，如果空閑時(shí)間足夠長(cháng)，可在部分采樣時(shí)間期間將MAX41400置于關(guān)斷模式，對于這樣的多路復用系統，可以一次只開(kāi)啟（上電）一個(gè)放大器。放大器MAX41400開(kāi)啟（上電）的頻率為tCYC/LSEQ，其中LSEQ為時(shí)序長(cháng)度，在圖7所示的示例中，其數值為10。例如，如果按照每通道1 kSPS的速度進(jìn)行轉換，而轉換時(shí)間最長(cháng)為415 ns，這表示在每個(gè)通道上，MAX41400可在約占循環(huán)時(shí)間10%的時(shí)間里處于關(guān)斷模式。
圖6.多通道測量信號鏈。
圖7.基于A(yíng)D4696 ADC，在多通道多路復用應用中對MAX41400進(jìn)行功率循環(huán)（為了便于查看，假設只有10個(gè)通道投入使用）。
在完全上電時(shí)，MAX41400的靜態(tài)電流(IQ_ON)為65 μA，在進(jìn)入關(guān)斷模式(IQ_OFF)之后，該電流可以降低至0.1 μA。在采樣之間將其關(guān)斷，放大器消耗的平均電流(IAVG)會(huì )隨吞吐量改變。
重申一下，吞吐量越低，tCYC越高，IAVG越低。tON表示放大器保持開(kāi)啟的時(shí)長(cháng)。當ADC從采集階段切換至轉換階段，放大器可以進(jìn)入關(guān)斷狀態(tài)，因為延長(cháng)tON時(shí)間，使其超過(guò)最短時(shí)間并不會(huì )帶來(lái)任何好處。應使關(guān)斷時(shí)間(tOFF = tCYC – tON)達到最長(cháng)，以最大限度降低功耗，但不到需要犧牲SNR或THD的程度。要找到正確的時(shí)序，具體取決于應用、使用的設備和吞吐率。事實(shí)上，tON和吞吐量可能成反比：吞吐量更低時(shí)，導致閑置時(shí)間變長(cháng)，閑置時(shí)間更長(cháng)時(shí)，則需要更長(cháng)的tON時(shí)間來(lái)喚醒放大器。根據數據手冊，AD4696的典型轉換時(shí)間為415 ns。這個(gè)轉換時(shí)間，加上在關(guān)斷之后重新給MAX41400上電所需的100 μs，即為最短的tON時(shí)間。所以，平均電流消耗為：
與始終使能的放大器相比，MAX41400在關(guān)斷模式下的功耗和快速上電期間的功耗總和要低10倍。
一般來(lái)說(shuō)，除了所示示例在給定吞吐率下計算得出的節省功率外，所有這些公式都可以如圖9所示，以圖形的方式展示，其規格則依照數據手冊（假設已使能基準電壓源和模擬輸入高阻模式）。
圖8.信號鏈功耗與吞吐量的關(guān)系（前端提供和不提供功耗調節功能）。
可以采用相同的分析方法來(lái)分析電池壽命，與功耗分析相反，需要使用電池容量除以平均電流。
表4.電池容量
在這種情況下，兩者成反比，也就是說(shuō)，吞吐量越低，電池壽命越長(cháng)。
圖9.利用功率循環(huán)/調節功能延長(cháng)電池壽命。
任何放大器，即使不像MAX41400一樣支持關(guān)斷模式，都可以如之前所示進(jìn)行功率循環(huán)。也就是說(shuō)，不是進(jìn)入關(guān)斷模式，而是徹底上電和徹底關(guān)閉。但是，在操作時(shí)必須小心。一方面，放大器的喚醒時(shí)間將會(huì )更長(cháng)，所以最短tON時(shí)間也會(huì )更長(cháng)。另一方面，重復對解耦電容充電和放電會(huì )影響在每個(gè)電源周期給它們充電的電流，與關(guān)斷模式相比，會(huì )增大整體的功耗。此外，如果傳感器在電源軌未上電的情況下仍然驅動(dòng)放大器輸入，在沒(méi)有保護措施的情況下，可能會(huì )導致?lián)p壞。
基于SAR ADC的信號鏈：數字電源功耗調節
前文著(zhù)重介紹降低模擬電源功耗(如果是總功耗的最主要來(lái)源時(shí))該如何降低。降低吞吐量也會(huì )影響數字功耗，因為這使得串行時(shí)鐘能以更低頻率運行：
公式5指出，我們還可以采用兩個(gè)額外的步驟來(lái)最大限度降低數字功耗：
● 使用更低的數字電源電壓(VIO)
● 最大限度降低串行數據輸出線(xiàn)路的走線(xiàn)電容
需要注意的另一點(diǎn)是數字通信線(xiàn)路中使用的上拉/下拉電阻的值。這些電阻用于確保在數字輸入/輸出端提供正確的邏輯電平，它們的數值會(huì )影響到系統的總功耗。使用的電阻值過(guò)低（也稱(chēng)為強上拉）可能會(huì )導致線(xiàn)路中有大電流通過(guò)。因此，應避免使用非必要的低電阻值。另一方面，如果電阻過(guò)高，泄漏電流導致的壓降會(huì )導致錯誤的邏輯電平解譯。此外，壓降會(huì )影響傳輸。所以，設計人員必須在無(wú)損電壓電平（取決于數字電源電壓和泄漏電流）或信號完整性的情況下，使用最高的電阻值。
基于Σ-Δ ADC的信號鏈
在基于Σ-Δ ADC的信號鏈中，之前所述的功耗調節概念并不直接適用。這是因為轉換不是從外部觸發(fā)的，而是由自由運行的時(shí)鐘觸發(fā)的4。所以它們不能作為外部轉換開(kāi)始信號的函數，以閑置狀態(tài)持續一定時(shí)間。
但是，許多Σ-Δ ADC支持待機模式，如果ADC無(wú)需持續轉換，即可使用這種模式。如前文所述，我們還需要考慮時(shí)序問(wèn)題5，因為在喚醒器件，到器件退出待機模式的這段時(shí)間里，是不能進(jìn)行采樣的。
除了待機模式外，高度集成的Σ-Δ ADC（例如 AD4130）還提供占空比模式。如此，ADC會(huì )自動(dòng)上電和關(guān)閉，無(wú)需在每次循環(huán)時(shí)與主機交互。AD4130提供兩種模式，分別為1/4和1/16，這表示該器件在1/4和1/16的時(shí)間里保持激活。與連續轉換模式相比，這會(huì )大幅節省功率，如圖10所示。
表5.AD4130在每種功率模式下的電流消耗
根據所需的吞吐率，在選擇優(yōu)化功耗的技術(shù)時(shí)，可以使用其中一種占空比模式，或者讓器件在一定時(shí)間里處于待機模式。實(shí)際上，AD4130的多種工作模式都可能影響ADC的功耗。ACE6中可用的主動(dòng)功能模型顯示了所選ADC配置的功耗和預期的電池壽命。
圖10.Ad4130在不同工作模式下的電流消耗：連續轉換模式、1/4占空比和1/16占空比。
基于Σ-Δ ADC的信號鏈：AFE動(dòng)態(tài)功耗調節，支持占空比
和基于SAR ADC的信號鏈一樣，基于∑-? DAC的信號鏈可以利用占空比，在A(yíng)DC處于低功耗狀態(tài)（圖10）時(shí)將某些模塊置于關(guān)斷狀態(tài)。如此，可以實(shí)現與圖9所示類(lèi)似的AFE功率節省。
傳感器激勵
完整的解決方案器件（例如AD4130）不止提供核心轉換器，還提供內部可編程增益放大器，以及傳感器偏置和激勵（可選的電流源和精密基準電壓）。這種集成意味著(zhù)易用性、尺寸，以及在不同構建模塊之間使用偏置、時(shí)序或功率循環(huán)等的優(yōu)化。所以，AD4130本身通過(guò)在片內集成這些模塊來(lái)降低系統的整體功耗。此外，它能夠靈活用在多種不同的平臺中，例如RTD、熱敏電阻或橋接傳感器等等，能夠幫助簡(jiǎn)化設計周期。它還減少了BOM數量，以及需要使用的電源軌的數量。
其他功率優(yōu)化技術(shù)
本文介紹了多種最大限度降低信號鏈功耗的方法。但是，信號鏈還有一個(gè)部分需要考慮，即主機控制器。如果控制器因為需要讀取和后處理來(lái)自ADC的數據而始終保持上電，那么它會(huì )消耗很多功率。在控制器未使用時(shí)，將其置于睡眠模式將有助于額外節省功率。
帶片內FIFO的ADC
如果應用無(wú)需實(shí)時(shí)數據，但必須以更低的速率讀取數據點(diǎn)，那么帶片內FIFO的ADC應能派上用場(chǎng)。AD4130集成了這種模塊，該FIFO能夠存儲多達256次轉換，所以，如果輸出數據速率(ODR)（例如）為2.4 kSPS，該微控制器無(wú)需每隔416 μs讀取一次，而是可以進(jìn)入睡眠模式，每隔100 ms喚醒，一次性讀取整個(gè)存儲器的數據（參見(jiàn)圖11的數據傳輸部分）。換言之，如果ADC的存儲器能存儲最新的256個(gè)樣本，也能使微控制器進(jìn)行功率循環(huán)，從而大幅降低系統的總功耗。
圖11.利用ADC的片內FIFO降低微控制器的功耗。
通過(guò)直接存儲訪(fǎng)問(wèn)(DMA)將ADC數據流傳輸至存儲器
對于不包含片內FIFO的ADC，可以轉而使用大部分微控制器都包含的直接存儲訪(fǎng)問(wèn)(DMA)。DMA能將數據直接從外設（在本例中為SPI）傳輸至存儲器(SRAM)，不存在因為每次接收ADC樣本而造成CPU干預或中斷。選擇的微控制器會(huì )直接影響到可以實(shí)現的功率節省。在許多情況下，微控制器在大部分時(shí)間里都能保持處于睡眠模式，只有在接收到ADC樣本時(shí)才觸發(fā)事件。此事件會(huì )簡(jiǎn)單提醒DMA開(kāi)始執行SPI事務(wù)，之后再回到睡眠狀態(tài)，相比CPU在整個(gè)SPI事務(wù)執行期間保持完全喚醒，這會(huì )使微控制器的功耗達到最低。注意，只有在A(yíng)DC數據的格式與目標存儲器一致時(shí)，才能使用DMA。也就是說(shuō)，對于大部分微控制器，只有當ADC數據為16位或32位時(shí)，才能輕松使用DMA。
中斷驅動(dòng)編程
許多低功耗應用不要求記錄和處理每個(gè)數據點(diǎn)，但需要監控檢測的幅度是否位于特定的閾值之內。以前，為了進(jìn)行監測，主機控制器需要始終保持喚醒，以讀取每個(gè)ADC樣本，確定其值是否正常，并且據此觸發(fā)中斷例程。
AD4696 (SAR ADC)和AD4130 (Σ-Δ ADC)都集成了這些閾值檢測功能。閾值可以編入程序，使得GPIO引腳只在A(yíng)DC輸出代碼超出用戶(hù)定義的范圍時(shí)進(jìn)行認定。如此，主機控制器大部分時(shí)間都可以處于睡眠模式，只在GPIO認定時(shí)喚醒，這意味著(zhù)，它只在需要執行操作時(shí)才保持活躍，因此能夠最大限度降低功耗。
結論
在為 便攜式現場(chǎng)儀器儀表、狀態(tài)監控或 生命體征測量 (VSM)等應用設計電池供電的測量系統時(shí)，可以使用 analog.com/precisionlowpower 所示的低功耗信號鏈來(lái)實(shí)現功率優(yōu)化型解決方案。ADI的精密低功耗信號鏈幫助設計人員簡(jiǎn)化了構建低功耗測量解決方案的過(guò)程，該解決方案將精密放大器、基準電壓、ADC和隔離產(chǎn)品優(yōu)化組合在一起。在這些信號鏈中，功耗得到優(yōu)化，同時(shí)兼顧噪聲性能、尺寸、易用性這些重要指標。這些信號鏈提供不同配置：?jiǎn)瓮ǖ?、分立式多通道（多路復用）、完全集成的多通道解決方案和隨時(shí)可用的功率優(yōu)化設計，對于低功耗設計來(lái)說(shuō)是非常不錯的起點(diǎn)。
除了展示ADI的精密低功耗信號鏈之外，本文還展示多種提高信號鏈的能效比的系統級技術(shù)。這些技術(shù)包括功耗調節、功率循環(huán)、占空比，或使用FIFO這類(lèi)片內功能，或者閾值檢測這類(lèi)中斷驅動(dòng)功能。
參考電路
1 Padraic O’Reilly?！暗凸木苄盘栨湋米钪匾臅r(shí)序因素有哪些？第一部分”。模擬對話(huà)，第56卷第3期，2022年8月。
2 Padraic O’Reilly?！暗凸木苄盘栨湋米钪匾臅r(shí)序因素有哪些？第二部分”。模擬對話(huà)，第56卷第3期，2022年8月。
3數據轉換手冊。（ADI公司，2005年）。
4 Michael Clifford?！唉?Δ型ADC拓撲結構基本原理：第一部分”。ADI公司，2016年1月。
5Bruce Pepitas?！皠?dòng)態(tài)功耗調節簡(jiǎn)介”。ADI公司，2016年1月。
6分析 | 控制 | 評估(ACE)軟件。ADI公司。
Brandon Hurst?！叭绾问褂肈MA在低功耗可穿戴設備中加快外設監測”。模擬對話(huà)，第56卷第1期，2022年1月。
Maithil Pachchigar和Alan Walsh?！靶乱淮鶶AR ADC解決精密數據采集信號鏈設計的難點(diǎn)”。模擬對話(huà)，第50卷第4期，2016年12月。
Sanjay Rajasekhar和Arvind Shankar?！叭绾卫幂斎敫咦杓夹g(shù)來(lái)降低解決方案的功耗并減小尺寸”。ADI公司，2022年7月。
來(lái)源：Lluis Beltran Gil，ADI
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
