【導讀】集成電路的成功和普及在很大程度上取決于IC制造商是否有能力繼續以相對低的功耗提供更高的性能。隨著(zhù)主流CMOS工藝達到理論、實(shí)踐和經(jīng)濟極限，降低IC成本不可避免地與不斷增長(cháng)的技術(shù)和晶圓廠(chǎng)制造規程緊密相連。
圖源：H_Ko/AdobeStock
在代工行業(yè)，采用先進(jìn)的工藝節點(diǎn)更能帶來(lái)明顯的成本競爭優(yōu)勢。2020年，臺積電（TSMC）是業(yè)界唯一同時(shí)使用7nm和5nm工藝節點(diǎn)用于IC制造的企業(yè)，此舉也使得TSMC每片晶圓的總收入大幅增加，達到1634美元。這一數字比GlobalFoundries高66%，是UMC和中芯國際的兩倍多。據稱(chēng)，當年曾有16家年收入超過(guò)10億美元的頂級無(wú)晶圓IC供應商排隊等候使用這些最先進(jìn)的工藝制造其最新的設計。除了代工和邏輯IC制造，三星（Samsung）、美光（Micron）、SK海力士（SKHynix）和Kixia等存儲器供應商也將先進(jìn)的工藝用于DRAM和閃存器件的制造，以實(shí)現芯片成本和性能的優(yōu)化。
然而，縱觀(guān)整個(gè)行業(yè)近些年的發(fā)展，無(wú)論器件類(lèi)型如何，在巨大的研發(fā)投入面前，集成電路行業(yè)內目前只有極少數公司有能力持續開(kāi)發(fā)前沿工藝技術(shù)。
半導體技術(shù)節點(diǎn)的演進(jìn)史
65nm、28nm、10nm、7nm……，這些有關(guān)半導體技術(shù)（工藝）節點(diǎn)的名詞正在成為耳熟能詳的行業(yè)熱詞，而每一個(gè)名詞的背后都代表著(zhù)半導體晶圓廠(chǎng)數十億甚至數百億美元的投資。傳統上，技術(shù)節點(diǎn)常常用來(lái)表征晶體管的柵極長(cháng)度。今天，這些技術(shù)節點(diǎn)基本上演變成一個(gè)營(yíng)銷(xiāo)名稱(chēng)。
回顧過(guò)去20多年的發(fā)展歷程，半導體技術(shù)節點(diǎn)的路線(xiàn)圖走過(guò)了這樣一個(gè)過(guò)程：
發(fā)展史
● 1997年，大多數領(lǐng)先的半導體企業(yè)引入了250nm工藝節點(diǎn)；
● 1999年，英特爾（Intel）、德州儀器（TI）、IBM和TSMC推出180nm工藝節點(diǎn)；
● 2001年，僅僅兩年后，這幾家公司又推出了130nm節點(diǎn)；
● 2004年，AMD、英飛凌（Infineon）、TI、IBM和TSMC推出90nm工藝節點(diǎn)；
● 2006年，Intel、AMD、IBM、UMC、Chartered Semiconductor（特許半導體）和TSMC推出了65nm技術(shù)節點(diǎn)；
● 2008年，松下、Intel、AMD、IBM、英飛凌、三星、中芯國際和Chartered Semiconductor推出了45nm工藝節點(diǎn)；
● 2014年，Intel向消費者交付了首批14nm級設備；
● 2017年，三星首次發(fā)布了其10nm工藝節點(diǎn)版本；同年，TSMC宣布從2018年開(kāi)始生產(chǎn)7nm技術(shù)節點(diǎn)產(chǎn)品。
圖1：全球半導體技術(shù)節點(diǎn)演進(jìn)路線(xiàn)圖
（圖源：anysilicon）
英特爾：重命名技術(shù)節點(diǎn)，開(kāi)啟全新A時(shí)代
在英特爾2022年投資者會(huì )議上，首席執行官帕特·基辛格在演講中宣布了公司主要業(yè)務(wù)部門(mén)的產(chǎn)品路線(xiàn)圖和關(guān)鍵執行里程碑，其中也包括英特爾的代工服務(wù)。
在新工藝方面，英特爾公布的路線(xiàn)圖將延伸至2025年，同時(shí)勾勒出該公司未來(lái)工藝節點(diǎn)的年度目標，從標準納米級技術(shù)到難以置信的A級（angstrom-class）晶體管。英特爾還透露了A級技術(shù)的第一個(gè)細節，比如RibbonFET——自FinFET問(wèn)世十年來(lái)的又一個(gè)新的晶體管設計，以及PowerVia——一種將晶體管夾在布線(xiàn)層之間的新型背面電源傳輸技術(shù)。
此外，英特爾還再次更改了其工藝節點(diǎn)的命名方案，新的命名方式將與TSMC等外部代工企業(yè)使用的命名相匹配。英特爾的10nm增強型SuperFin現在將改名為“Intel7”，傳統的公司名 + “nm”后綴這種技術(shù)節點(diǎn)命名方式將不再使用。為此，英特爾后續所有的技術(shù)節點(diǎn)名稱(chēng)也將調整，英特爾的7nm將變?yōu)椤癐ntel4”，依此類(lèi)推。
其實(shí)，英特爾重新命名其工藝節點(diǎn)的決定頗有些無(wú)奈。英特爾在10nm節點(diǎn)上的失誤導致了一系列的修改和隨后三個(gè)節點(diǎn)的延遲，同時(shí)也失去了在行業(yè)內的工藝領(lǐng)導權。盡管在3nm工藝節點(diǎn)上TSMC的確領(lǐng)先英特爾，但英特爾的節點(diǎn)命名方案在一定程度上錯誤地放大了和TSMC的差距。目前，從基于晶體管密度角度來(lái)看，英特爾的10nm更類(lèi)似于臺積電的7nm，而英特爾的7nm與臺積電5nm相當，因此做出命名調整還是有意義的。
隨著(zhù)第12代Intel Core處理器的推出，表明Intel 7已正式量產(chǎn)。研發(fā)中的Intel4采用了極紫外（EUV）光刻技術(shù)，預計于2022年下半年投入生產(chǎn)，采用該工藝后，每瓦晶體管性能將提高約20%。后續的Intel 3使得每瓦性能進(jìn)一步提高18%，預計于2023年下半年投入生產(chǎn)。憑借RibbonFET和PowerVia，Intel 20A有望實(shí)現每瓦性能提高15%，基于英特爾公布的路線(xiàn)圖，預計將在2024年上半年投入生產(chǎn)準備。Intel 18A則再次將每瓦性能提高10%，預計2024年下半年投入生產(chǎn)。
依據公司制定的戰略目標，到2025年，英特爾有望恢復晶體管每瓦性能的行業(yè)領(lǐng)先地位。由于英特爾對其高NA EUV、RibbonFET、PowerVia、Foveros Omni和Direct等技術(shù)報有很高的期待，因此其領(lǐng)導者認為，半導體技術(shù)創(chuàng )新沒(méi)有盡頭，摩爾定律也沒(méi)有盡頭。
圖2：英特爾全新的技術(shù)節點(diǎn)發(fā)展路線(xiàn)圖
（圖源：Intel）
三星：完善GAA芯片技術(shù)，2027年計劃推出1.4nm芯片
三星是最大的內存芯片制造商，該公司還經(jīng)營(yíng)代工業(yè)務(wù)，為其他公司制造半導體芯片。今年早些時(shí)候，三星首開(kāi)行業(yè)先河開(kāi)始生產(chǎn)3nm芯片（3GAE）。該公司在解決方案中采用了Gate All- Around（GAA）晶體管架構，新的架構比FinFET架構帶來(lái)了性能和功耗方面的改進(jìn)，芯片尺寸更小。
在繼續提高3nm GAA解決方案的性能和功率效率的同時(shí)，三星還計劃在2024年推出第二代3nm芯片（3GAP），并在2025年推出Plus迭代（3GAP+）。根據三星自己釋放的信息，其第二代解決方案比第一代解決方案的芯片尺寸小20%，功耗也更低。
3nm工藝技術(shù)引入量產(chǎn)后，三星的下一步驟是：進(jìn)一步增強基于GAA的技術(shù)，計劃在2025年引入2nm工藝，2027年引入1.4nm工藝。屆時(shí)，其先進(jìn)半導體的生產(chǎn)能力將比今年增長(cháng)三倍以上，但三星并沒(méi)有透露這些先進(jìn)的解決方案將帶來(lái)哪些性能上的改進(jìn)。
圖3：三星用于其3nm技術(shù)節點(diǎn)的GAAFET，與5nm FinFET工藝相比，可將功耗降低45%，性能提高23%（圖源：Samsung）
關(guān)于GAA芯片技術(shù)，為方便大家理解，在這里我們稍作解釋。當半導體工藝節點(diǎn)不斷微縮，尤其是5nm之后，相繼出現了3nm、2nm、1.4nm、1nm。然而，新的問(wèn)題同時(shí)出現，原來(lái)的3D FinFET晶體管將無(wú)法應對極限微觀(guān)世界的技術(shù)要求，因鰭片距離太近，漏電流變大，物理材料的極限讓3D FinFET晶體管的結構很難形成。這時(shí)，我們開(kāi)始頻繁地聽(tīng)到GAA這個(gè)新名詞。
GAA全稱(chēng)Gate-All-Around，是一種環(huán)繞式柵極技術(shù)晶體管，也叫做GAAFET。它的概念由比利時(shí)的研究人員于1990年在公開(kāi)發(fā)表的文章中首次提出。GAAFET相當于3D FinFET的改良版，這項技術(shù)下的晶體管結構又一次發(fā)生改變，柵極和漏極不再是鰭片的樣子，而是變成了一根根的“小棍子”，垂直穿過(guò)柵極，這樣，柵極就能實(shí)現對源極、漏極的四面包裹，解決了原來(lái)因鰭片間距過(guò)小帶來(lái)的問(wèn)題。
臺積電：目標明確，2024年N3E，2026年N2
臺積電（TSMC）是全球第一大半導體代工企業(yè)，于今年9月份開(kāi)始批量生產(chǎn)3nm芯片（N3工藝），這是在三星首次開(kāi)始大規模生產(chǎn)3nm芯片三個(gè)月后發(fā)生的。預計兩家企業(yè)將會(huì )在快速提高3nm工藝產(chǎn)量上展開(kāi)激烈競爭，以確保贏(yíng)得高通（Qualcomm）和英偉達（Nvidia）這樣的大客戶(hù)訂單。
從多家媒體報道的信息看，蘋(píng)果公司是臺積電使用N3工藝進(jìn)行大規模量產(chǎn)的第一個(gè)客戶(hù)，蘋(píng)果MacBook Pro的M2 Pro芯片是第一款使用該工藝制造的產(chǎn)品。除了M2 Pro芯片外，iPhone 15 Pro系列的A17仿生芯片，以及用于MacBook Pro的下一代M3芯片，均會(huì )使用臺積電的N3工藝。臺積電的N3將帶來(lái)比N5更高的全節點(diǎn)性能，包括10%-15%的性能，25%-30%的功耗，以及高達1.7倍的邏輯晶體管密度。為此，它使用了14個(gè)以上的極紫外（EUV）光刻層（N5使用最多14個(gè)），并將為深紫外（DUV）光刻層引入某些新的設計規則。雖然臺積電的N3工藝技術(shù)設計用于高性能計算（如CPU、GPU、FPGA、ASIC等）和智能手機，但該節點(diǎn)的工藝窗口比較窄，難以達到芯片開(kāi)發(fā)人員預期的規格。為了解決這一問(wèn)題，臺積電又開(kāi)發(fā)了N3E版本的技術(shù)，拓寬了工藝窗口。
在3nm工藝之前,臺積電的技術(shù)一直領(lǐng)先于三星。但在3nm工藝方面，三星電子憑借GAA結構實(shí)現了反超。三星表示，與5nm鰭狀場(chǎng)效應晶體管（FinFET）工藝相比，GAA技術(shù)可以將功耗降低45%，性能提高23%。而臺積電的3nm工藝基于FinFET工藝，與5nm工藝相比，預計速度提高約10%至15%，功耗降低30%。
當然，市場(chǎng)優(yōu)勢的體現是多方面的，技術(shù)只是其中之一，關(guān)鍵還要看量產(chǎn)能否達到商業(yè)要求。因此，在3nm代工業(yè)務(wù)中，誰(shuí)是贏(yíng)家取決于誰(shuí)首先達到了預期的量產(chǎn)良率。根據臺積電的計劃，公司將繼續升級3nm工藝，并在2023年年中之后全面啟動(dòng)第二代3nm工藝（N3E）。三星電子計劃在2024年推出第二代GAA 3nm工藝。無(wú)論如何，在3nm工藝節點(diǎn)上，英特爾很顯然已經(jīng)落后于三星和臺積電這兩家企業(yè)了。
圖4：臺積電近年新節點(diǎn)發(fā)展情況
（圖源：AnandTech）
有關(guān)未來(lái)的研發(fā)計劃，臺積電在其官網(wǎng)上有公開(kāi)的表態(tài)，大意是這樣的：為了保持和加強臺積電的技術(shù)領(lǐng)先地位，公司計劃繼續加大研發(fā)投入。對于先進(jìn)的CMOS邏輯，公司的3nm和2nm CMOS節點(diǎn)仍在開(kāi)發(fā)中。此外，公司的探索性研發(fā)工作重點(diǎn)將放在超過(guò)2nm的節點(diǎn)以及3D晶體管、新存儲器和低R互連等領(lǐng)域。
技術(shù)進(jìn)步及行業(yè)展望
SEMI在其最新發(fā)布的《2025年300mm晶圓廠(chǎng)展望》報告中宣布，全球300mm晶圓廠(chǎng)的產(chǎn)能在2025年將達到新高。預計全球半導體制造商將在2022年至2025年間以近10%的復合平均增長(cháng)率（CAGR）擴大300mm晶圓廠(chǎng)產(chǎn)能，達到每月920萬(wàn)片的歷史新高。其中，中國300mm前端晶圓廠(chǎng)產(chǎn)能的全球份額將從2021年的19%增加到2025年的23%，達到230萬(wàn)片。屆時(shí)，中國的300mm晶圓廠(chǎng)產(chǎn)能將接近全球領(lǐng)先的韓國。
IC Insights表示，到2022年底，半導體行業(yè)的資本支出增長(cháng)將達到21%。這一增長(cháng)率雖低于去年的35%，也低于今年早些時(shí)候24%的預測，但需要注意的是，半導體行業(yè)資本支出已連續第三年以?xún)晌粩档陌俜直瘸掷m增長(cháng)，上一次出現這種情況要追溯到1993年至1995年。
圖5：全球半導體行業(yè)的資本支出情況分析
（圖源：IC Insights）
一方面是市場(chǎng)上晶圓產(chǎn)能需求的不斷增加，另一方面是資本支出的逐漸萎縮，為什么會(huì )出現這樣的矛盾呢？早些時(shí)候，IC Insights的分析師曾預計今年半導體行業(yè)的資本支出將增至1,904億美元，但困難的宏觀(guān)經(jīng)濟條件和一些細分市場(chǎng)出現的產(chǎn)能過(guò)剩危機，能夠增長(cháng)21%實(shí)屬不易。在半導體行業(yè)大干快上的當下，資本支出減少這一趨勢值得市場(chǎng)參與者們仔細評估。
在代工市場(chǎng)，可以預見(jiàn)的是，臺積電將在相當長(cháng)一段時(shí)間內領(lǐng)先于競爭對手。去年3月英特爾提出了“IDM2.0”戰略，期望通過(guò)對外代工服務(wù)盤(pán)活企業(yè)的資產(chǎn)。目前，英特爾的代工業(yè)務(wù)Intel Foundry Services（IFS）也公司是營(yíng)收增長(cháng)最快的業(yè)務(wù)。不過(guò)，英特爾的首席財務(wù)官曾公開(kāi)表態(tài)證實(shí)，英特爾的10nm工藝節點(diǎn)不如22nm那么賺錢(qián)。三星的代工業(yè)務(wù)傳統上在產(chǎn)能方面要落后于臺積電，因為他們更傾向于優(yōu)先考慮母公司和戰略客戶(hù)的訂單。當然也不能說(shuō)臺積電就是高枕無(wú)憂(yōu)了，未來(lái)仍充滿(mǎn)著(zhù)挑戰，他們的工程師們必須在N3及以后的技術(shù)節點(diǎn)上上保持著(zhù)持續的技術(shù)領(lǐng)導力。
在技術(shù)節點(diǎn)上，盡管使用臺積電N3工藝的芯片最快可能需要等到2023年第一季度，但N3工藝量產(chǎn)很可能就在2022年第四季度實(shí)現。雖然三星在3nm技術(shù)節點(diǎn)上開(kāi)始使用GAA結構晶體管，但事實(shí)上三星也未能按照計劃提前完成。根據三星目前的公開(kāi)數據，其最早的3nm工藝可能在技術(shù)層面仍面臨很多不確定性。至于Intel 3，它的量產(chǎn)基本趕不上2022年這班車(chē)了。也許我們可以寄望于2024年上半年的Intel 20A以及2025年下半年的Intel 18A的進(jìn)程，也希望英特爾能夠借此恢復其技術(shù)領(lǐng)先地位。
來(lái)源：Mouser
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
宇宙輻射對OBC/DCDC中高壓SiC/Si器件的影響及評估
