如何在兩個(gè)不相關(guān)的器件之間實(shí)現數字與模擬“鴻溝”的橋接是一個(gè)不小的設計挑戰，而這對于有嚴格空間和功耗限制的可穿戴設備來(lái)說(shuō)更是難上加難。同時(shí)，發(fā)展迅速的市場(chǎng)要求設計工程師緊跟消費者不斷變化的需求，快速升級現有產(chǎn)品的功能并推出全新的產(chǎn)品。

本文將針對可穿戴產(chǎn)品的設計挑戰進(jìn)行研究，并將探索如何使用可編程邏輯產(chǎn)品來(lái)解決這些問(wèn)題。文章相關(guān)的設計實(shí)例旨在說(shuō)明如何將專(zhuān)用可編程器件應用于以下三個(gè)方面：
擴展。使用額外的邏輯和定制功能擴展現有ASIC和ASSP的功能和使用壽命。

升級。使用可編程邏輯產(chǎn)品實(shí)現新協(xié)議和標準，并通過(guò)橋接實(shí)現互不兼容元器件間的互連，以此升級可穿戴設備的設計。

創(chuàng )新。無(wú)需為ASIC開(kāi)發(fā)投入大量時(shí)間和費用，使用可編程邏輯產(chǎn)品提供的靈活平臺來(lái)實(shí)現高級功能或全新的特性。

可穿戴設備帶來(lái)前所未有的設計挑戰

可穿戴電子產(chǎn)品正處于發(fā)展早期，技術(shù)尚未成熟，就像地球上的生命進(jìn)化過(guò)程一樣，將發(fā)生像寒武紀生命大爆發(fā)一樣百花齊放的技術(shù)創(chuàng )新?？梢灶A見(jiàn)至少在未來(lái)的3到5年內將不斷有各種各樣的產(chǎn)品和試作面世，形成具備以下特征的市場(chǎng)：

● 市場(chǎng)快速創(chuàng )新，而消費者的需求也以同樣的速度快速變化；

● 全新類(lèi)型的產(chǎn)品出現和發(fā)展，有時(shí)候也會(huì )最終消失；

● 出現眾多相互競爭的產(chǎn)品，但未能形成標準的功能集；

● 即使有也只有很少的標準化架構或接口標準。

在這段蓬勃發(fā)展的時(shí)期里，產(chǎn)品依托的半導體器件的發(fā)展將跟不上產(chǎn)品本身迭代更新的速度。由于IC開(kāi)發(fā)通常需要12至18個(gè)月，如果制造商堅持為可穿戴市場(chǎng)開(kāi)發(fā)ASIC，很可能導致產(chǎn)品上市時(shí)功能并不盡如人意或已然過(guò)時(shí)。

沒(méi)有專(zhuān)為應用優(yōu)化的微控制器(MCU)和ASSP，可穿戴設備設計工程師就必須使用通用的MCU或使用來(lái)自更成熟應用的高度集成器件，如來(lái)自智能手機、平板電腦以及其他手持/移動(dòng)設備中的器件。上述這兩種方式都為設計工程師提供了高集成度的嵌入式計算平臺，無(wú)需為開(kāi)發(fā)專(zhuān)用器件投入大量的時(shí)間和成本。不僅如此，很多開(kāi)發(fā)工具和應用軟件都支持大多數這些現成器件，這也是額外的優(yōu)勢。

雖然在可穿戴應用中使用這類(lèi)移動(dòng)專(zhuān)用器件可獲得諸多優(yōu)勢，但是設計工程師還是會(huì )在設計過(guò)程中面臨諸多挑戰。第一個(gè)挑戰是可穿戴設備市場(chǎng)的變化非?？?，最初產(chǎn)品中所使用的嵌入式計算器件可能不具備相關(guān)的接口和I/O功能用以支持下一代產(chǎn)品所需的所有新功能。為了跟上市場(chǎng)變化的步伐，設計工程師必須要為產(chǎn)品設計增加擴展電路或尋找功能更強的MCU/ASSP。

第二個(gè)挑戰， 也正是更普遍的問(wèn)題—大部分這些嵌入式計算器件并不具備相關(guān)接口用于可穿戴應用中最常用的各類(lèi)傳感器、顯示屏和其他I/O器件。在某些情況下，傳感器或顯示屏的接口不匹配系統的數據總線(xiàn)，或不兼容系統應用處理器使用的格式，這將導致“數字斷裂(DigitalDisconnect)”的發(fā)生(圖1)。

圖1：“數字斷裂”常見(jiàn)于大多數CMOS圖像傳感器的LVDS接口和許多常用應用處理器使用的CSI-2 I/O總線(xiàn)之間。

例如，常用于CMOS圖像傳感器的Sub-LVDS接口采用與許多常用應用處理器使用的CSI-2接口不同的數據幀格式(圖1)。此外，器件的接口還可能具備不同數量的串行通道。另一個(gè)導致“數字斷裂”的原因是，許多通用MCU具備GPIO以及其他并行接口，其必須要轉換成一種現在大多數傳感器和顯示屏使用的串行格式。此外，可穿戴應用中采用的緊湊封裝MCU的引腳數量太少，限制了其可直接訪(fǎng)問(wèn)的器件數量。

應用處理器所支持的接口與眾多傳感器和輸出設備所要求的接口之間也存在著(zhù)“ 功能性鴻溝” 。一個(gè)簡(jiǎn)單的例子是，可穿戴設備可實(shí)現電視機或其他電子產(chǎn)品的紅外遠程控制。而這種情況下，大多數MCU并不具備的LED驅動(dòng)能力成為了應用處理器和紅外(IR)LED之間的“功能性鴻溝”。

IR編碼器是一種純數字功能，至少從理論上來(lái)說(shuō)可以由MCU的應用處理器實(shí)現。但是在許多情況中，這并不是最理想的解決方案，因為實(shí)時(shí)編碼需要占用的處理器資源已經(jīng)超過(guò)了系統能夠節省的資源。并且，應用處理器在編碼任務(wù)上花費的額外時(shí)間將導致消耗過(guò)多有限的系統功耗，因此最好使用硬件實(shí)現。
[page]
基于FPGA的解決方案

現在，FPGA可提供高性?xún)r(jià)比的方式來(lái)實(shí)現接口間的橋接以及為現有的器件添加新功能并縮短設計周期。而早期的可編程邏輯器件相對來(lái)說(shuō)過(guò)于昂貴，并且功耗驚人，所以常用來(lái)作為初代設計或小批量產(chǎn)品的原型設計工具和“膠合”元件。

步入21世紀后，深亞微米工藝和新架構的發(fā)展帶動(dòng)了性能和通用性增強的新型FPGA的實(shí)現，并顯著(zhù)降低了成本和功耗。這使得現在的FPGA能夠在可穿戴電子設備中發(fā)揮多種作用。

當然，FPGA仍在其傳統的應用領(lǐng)域中不斷發(fā)揮作用，如提供“ 膠合”邏輯、實(shí)現基礎功能，包括提供額外的邏輯單元(門(mén)電路、鎖存器、觸發(fā)器等)，添加輸入信號調節(電平轉換、施密特觸發(fā)器和反相器)，以及為已有的主機處理器I/O互連提供擴展路徑。

FPGA還能用于實(shí)現前文所提到的更復雜的功能。其最簡(jiǎn)單的形式是提供橋接功能，如圖2所示，FPGA能解決圖1中展示的傳感器Sub-LVDS接口與應用處理器的CSI-2 I/O總線(xiàn)之間的橋接問(wèn)題。


在串/并轉換應用中也經(jīng)常使用基于FPGA的橋接。圖3展示了可編程邏輯器件是怎樣將應用處理器的標準并行總線(xiàn)轉換成現在的可穿戴設備顯示屏最常用的MIPI DSI接口的串行格式的。在該應用中，FPGA負責實(shí)現以下功能：

重新定義圖像傳感器的LVDS輸出格式，以匹配應用處理器支持的通道數量和數據速率；

將傳感器的數據時(shí)鐘信號傳輸至應用處理器，實(shí)現任何所需的信號編碼；

使用可編程邏輯而不是應用處理器有限的機器周期來(lái)實(shí)現屏幕刷新動(dòng)作。


橋接功能也可用作基于FPGA的更大系統元件的構建模塊，如實(shí)現圖4中的雙輸入橋接/處理器，它將接收來(lái)自2個(gè)獨立圖像傳感器的CSI-2串行數據流，并將其處理為單個(gè)CSI-2或并行或HiSPI輸出。根據所選的算法，可對獨立的數據流進(jìn)行色彩調整或在時(shí)間或空間上進(jìn)行補償生成單幅3D圖像，或在屏幕坐標空間的不同位置對其單獨顯示產(chǎn)生畫(huà)中畫(huà)效果。

[page]
FPGA助力節能技術(shù)

在前面的幾個(gè)例子中，設計的主要目的是為了增強應用處理器本身的互連或功能。但這些基于FPGA的解決方案還提供了另一個(gè)重要的好處：使得MCU或ASSP無(wú)需同時(shí)執行一個(gè)或多個(gè)計算密集型任務(wù)，從而節省了有限的處理器資源。

但是，在許多情況下，這些設計的功耗降低具有更重要的意義。例如，圖3中的設計包含了一個(gè)硬件屏幕刷新功能，其僅需消耗傳統處理器內核所需功率的一小部分。同樣，圖4中的一些小尺寸、低功耗FPGA邏輯器件獨立于主機處理器執行圖像處理任務(wù)，這使得主機處理器大部分時(shí)間可處于節能睡眠模式。

下面探討的許多應用都使用這種節能設計方法，適用于大多數有低功耗需求的可穿戴應用。

FPGA可加速設計升級和新設計實(shí)現

可穿戴電子設備發(fā)展迅速，每一代新產(chǎn)品都比上一代添加了更多的功能和特性。在這些應用中，小尺寸、低成本的FPGA經(jīng)常被用來(lái)擴展可穿戴式設備應用處理器的基本功能。
許多現代的微控制器都有強大的計算能力來(lái)管理傳感器和處理其產(chǎn)生的數據，并將它與其他數據流進(jìn)行整合。但使用微控制器來(lái)完成這些工作會(huì )占用寶貴的I/O資源，并要求處理器長(cháng)時(shí)間處于工作狀態(tài)，從而會(huì )影響電池壽命。

而FPGA可以用來(lái)創(chuàng )建半自主的I/O模塊，能夠從多個(gè)傳感器收集數據，并在沒(méi)有處理器干預的情況下完成其他高級功能。“永遠在線(xiàn)”的低功耗計步器采用3軸加速度計作為主要傳感器，記錄佩戴者的步數，計算所走的距離并測定燃燒的卡路里以及運動(dòng)時(shí)間。

在該設計中，一些FPGA邏輯單元被配置用作加速度計的I2C接口和應用處理器SP I/O總線(xiàn)之間的橋接。其他的FPGA功能塊用于配置和管理加速度計?？删幊踢壿嬕部梢杂糜谔幚碓嫉募铀俣扔嫈祿?，針對帶有噪聲的數據流采用統計學(xué)濾波和步數檢測算法。FPGA的另一部分功能是用來(lái)緩存得到的步數和加速度信息，直到主機處理器從低功耗睡眠狀態(tài)喚醒并收集這些數據。采用可編程邏輯內核來(lái)執行這些計算密集型任務(wù)，可使應用處理器長(cháng)時(shí)間處于睡眠模式，從而有助于減少計步器的功耗。通過(guò)FPGA實(shí)現這些功能也使設計人員能夠在不影響計步器的性能和精度的情況下，使用更簡(jiǎn)單、更低功耗的微控制器。

FPGA提供可擴展的解決方案

采用FPGA的另一個(gè)優(yōu)點(diǎn)是，FPGA廠(chǎng)商通常會(huì )提供一系列類(lèi)似的器件，每個(gè)器件有不同的可編程邏輯和I/O組合。使用FPGA作為ASIC的補充或替代，設計工程師可以選擇他們目前所需的邏輯門(mén)數量，開(kāi)發(fā)大小合適的解決方案。

由于同一FPGA系列的器件共享參數、特性和開(kāi)發(fā)資源，各種邏輯密度和I/O配置選擇使得制造商可以采取“升級時(shí)再購買(mǎi)”的策略，為現有的設計添加新的功能，或重組現有的功能開(kāi)發(fā)新的產(chǎn)品。由于同一系列器件共享通用的工具鏈和IP庫，設計工程師可以迅速將升級和后續設計從設想變?yōu)楫a(chǎn)品推向市場(chǎng)。

總結

可穿戴設備的標準架構、功能集和專(zhuān)用芯片的缺失為本來(lái)就面臨緊張成本、功耗和尺寸約束的移動(dòng)消費電子設計帶來(lái)了許多前所未有的挑戰。本文介紹了FPGA能夠通過(guò)一些簡(jiǎn)單的方法幫助設計工程師解決上述問(wèn)題，例如：為現有微控制器、傳感器、顯示器等之間的接口橋接，為現有的微控制器和ASSP 添加新的互連和功能，以及在某些情況下提供了一種替代ASIC或SoC的選擇。

由于其靈活性、可擴展性和較低的解決方案成本，FPGA為許多類(lèi)型的產(chǎn)品重新定義了傳統的設計周期，為設計工程師提供了許多超越傳統ASIC的優(yōu)點(diǎn)。

相關(guān)閱讀：

解析：低功耗、可穿戴設備的設計
可穿戴設備面臨挑戰，生物阻抗電路設計“挑大梁”
可穿戴產(chǎn)品終于有救了：高精度傳感就是“救星”