PCA9605是一種單片CMOS集成電路，可在包括I2C總線(xiàn)的應用中實(shí)現總線(xiàn)緩沖功能。該緩沖器可以通過(guò)緩沖驅動(dòng)SCL和SDA線(xiàn)來(lái)擴展總線(xiàn)負載，緩沖器兩側可達到最大允許的總線(xiàn)電容。在其最基本的實(shí)現中，該緩沖器允許擴展數量的從器件連接到一個(gè)主器件。在本例設計中，主器件是PIC的微控制器，從器件是兩個(gè)數據轉換器，其中一個(gè)是模數轉換器，另一個(gè)是數模轉換器。PCA9605的方向引腳(DIR)固定接地，因為時(shí)鐘由主器件提供(單向時(shí)鐘模式)。圖1給出了總的原理圖。

U2 ADC捕獲來(lái)自信號發(fā)生器的模擬信號并轉換成數字信號，然后發(fā)送給緩沖器U3，由U3驅動(dòng)后上電纜傳輸，并經(jīng)U4中繼后繼續傳輸。SDA數據線(xiàn)需要雙向驅動(dòng)，從U3到U4以及U4到U3。最終由U5 ADC產(chǎn)生數字化后的信號。如果需要經(jīng)過(guò)更長(cháng)距離的電纜傳輸，可以在電路中間插入另一個(gè)緩沖器進(jìn)行擴展。這種方法可以覆蓋長(cháng)達數百米的有線(xiàn)傳輸距離。


圖2顯示了通過(guò)電纜總線(xiàn)以125kHz速率傳輸DAC地址(0xC0)。通道1連接的是總線(xiàn)側SDA線(xiàn)(U4的引腳6)，該信號通過(guò)緩沖器驅動(dòng)后可消除毛刺和來(lái)自時(shí)鐘線(xiàn)的容性干擾以及由于使用上拉電阻的開(kāi)路集成極和走線(xiàn)電容引起的RC效應。通道2顯示的是經(jīng)過(guò)緩沖器驅動(dòng)后的SDA數據信號(U4的引腳7)，通道4(U4的引腳2)是經(jīng)過(guò)驅動(dòng)后的時(shí)鐘SCL。電纜上的時(shí)鐘信號(U4的引腳3)示于通道3，通道4是經(jīng)過(guò)緩沖器驅動(dòng)后的信號(U4的引腳2)。

如果系統測試時(shí)給ADC U2發(fā)送一個(gè)電壓幅度為滿(mǎn)輸入刻度的單極性模擬信號，在DAC U5的輸出負載上就可以得到圖3所示的波形。本設計充分利用了ADC和DAC電路的特性，允許它們處理軌到軌信號。這種低頻信號可以通過(guò)在DAC輸出端增加一個(gè)低通濾波器加以改進(jìn)，因為低通濾波器可以降低采樣和重構噪聲。