根據我們以往的經(jīng)驗，想就以下幾方面談?wù)勛约旱目捶ǎ?br />
要明確設計目標
接受到一個(gè)設計任務(wù)，首先要明 確其設計目標，是普通的PCB板高頻PCB板小信號處理PCB板還是既有高頻率又有小信號處理的PCB板如果是普通的 PCB板，只要做到布局布線(xiàn)合理整齊，機械尺寸準確無(wú)誤即可，如有中負載線(xiàn)和長(cháng)線(xiàn)，就要采用一定的手段進(jìn)行處理，減輕負載，長(cháng)線(xiàn)要加強驅動(dòng)，重點(diǎn)是防止長(cháng)線(xiàn)反射當板上有超過(guò)40MHz的信號線(xiàn)時(shí)就要對這些信號線(xiàn)進(jìn)行特殊的考慮比如線(xiàn)間串擾等問(wèn)題如果頻率更高一些對布線(xiàn)的長(cháng)度就有更嚴格的限制。
根據分布參數的網(wǎng)絡(luò )理論高速電路與其連線(xiàn)間的相互作用是決定性因素在系統設計時(shí)不能忽略，隨著(zhù)門(mén)傳輸速度的提高在信號線(xiàn)上的反對將會(huì )相應增加相鄰信號線(xiàn)間的 串擾將成正比地增加通常高速電路的功耗和熱耗散也都很大。在做高速PCB時(shí)應引起足夠的重視當板上有毫伏級甚至微伏級的微弱信號時(shí)對這些信號線(xiàn)就需要特別 的關(guān)照小信號由于太微弱非常容易受到其它強信號的干擾屏蔽措施常常是必要的否則將大大降低信噪比以致于有用信號被噪聲淹沒(méi)不能有效地提取出來(lái)對板子的調測也要在設計階段加以考慮測試點(diǎn)的物理位置測試點(diǎn)的隔離等因素不可忽略因為有些小信號和高頻信號是不能直接把探頭加上去進(jìn)行測量的，此外還要考慮其他一些相 關(guān)因素如板子層數采用元器件的封裝外形板子的機械強度等在做PCB板子前要做出對該設計的設計目標心中有數。
了解所用元器件的功能對布局布線(xiàn)的要求
我們知道有些特殊元器件在布局布線(xiàn)時(shí)有特殊的要求比如LOTI和APH所用的模擬信號放大器模擬信號放大器對電源要求要平穩紋波小模擬小信號部分要盡量遠離功率器件在OTI板上小信號放大部分還專(zhuān)門(mén)加有屏蔽罩把雜散的電磁干擾給屏蔽掉NTOI板上用的GLINK芯片采用的是ECL工藝功耗大發(fā)熱厲害對散熱問(wèn) 題必須在布局時(shí)就必須進(jìn)行特殊考慮若采用自然散熱。
要把GLINK芯片放在空氣流通比較順暢的地方而且散出來(lái)的熱量還不能對其它芯片構成大的影響如果板子上裝有喇叭或其他大功率的器件有可能對電源造成嚴重的污染這一點(diǎn)也應引起足夠的重視。
元器件布局的考慮元器件的布局
首先要考慮的一個(gè)因素就是電性能把連線(xiàn)關(guān)系密切的元器件盡量放在一起尤其對一些高速線(xiàn)布局時(shí)就要使它盡可能地短功率信號和小信號器件要分開(kāi)在滿(mǎn)足電路性能的 前提下還要考慮元器件擺放整齊美觀(guān)便于測試板子的機械尺寸插座的位置等也需認真考慮高速系統中的接地和互連線(xiàn)上的傳輸延遲時(shí)間也是在系統設計時(shí)首先要考慮的因素信號線(xiàn)上的傳輸時(shí)間對總的系統速度影響很大，特別是對高速的ECL電路雖然集成電路塊本身速度很高，但由于在底板上用普通的互連線(xiàn)每 30cm線(xiàn)長(cháng)約有2ns的延遲量帶來(lái)延遲時(shí)間的增加可使系統速度大為降低。象移位寄存器同步計數器。
這種同步工作部件最好放在同一塊插件板 上因為到不同插件板上的時(shí)鐘信號的傳輸延遲時(shí)間不相等可能使移位寄存器產(chǎn)主錯誤若不能放在一塊板上則在同步是關(guān)鍵的地方從公共時(shí)鐘源連到各插件板的時(shí)鐘線(xiàn)的長(cháng)度必須相等四對布線(xiàn)的考慮隨著(zhù)OTNI和星形光纖網(wǎng)的設計完成以后會(huì )有更多的100MHz以上的具有高速信號線(xiàn)的板子需要設計這里將介紹高速線(xiàn)的一些基本概念。
傳輸線(xiàn)印制電路板上的任何一條長(cháng)的信號通路都可以視為一種傳輸線(xiàn)如果該線(xiàn)的傳輸延遲時(shí)間比信號上升時(shí)間短得多那么信號上升期間所產(chǎn)主的反射都將被淹沒(méi)不再呈現過(guò)沖反沖和振鈴對現時(shí)大多數的MOS電路來(lái)說(shuō)由于上升時(shí)間對線(xiàn)傳輸延遲時(shí)間之比大得多所以走線(xiàn)可長(cháng)以米計而無(wú)信號失真而對于速度較快的邏輯電路特別是超高速ECL 集成電路來(lái)說(shuō)由于邊沿速度的增快若無(wú)其它措施走線(xiàn)的長(cháng)度必須大大縮短以保持信號的完整性有兩種方法能使高速電路，在相對長(cháng)的線(xiàn)上工作而無(wú)嚴重的波形失真 TTL對快速下降邊沿采用肖特基二極管箝位方法使過(guò)沖量被箝制在比地電位低一個(gè)二極管壓降的電平上這就減少了后面的反沖幅度，較慢的上升邊緣允許有過(guò)沖但它被在電平H狀態(tài)下電路的相對高的輸出阻抗5080所衰減此外由于電平H狀態(tài)的抗擾度較大使反沖問(wèn)題并不十分突出對HCT系列的器件若采用肖特基二極管箝位和串聯(lián)電阻端接方法相結合其改善的效果將會(huì )更加明顯。
做好PCB板設計的一些經(jīng)驗之談（二）
[page]
當沿信號線(xiàn)有扇出時(shí)在較高的位速率和較快的邊沿速率下上述介紹的TTL整形方法顯得有些不足因為線(xiàn)中存在著(zhù)反射波它們在高位速率下將趨于合成從而引起信號嚴重失真和抗干擾能力降低因此為了解決反射問(wèn)題在ECL系統中通常使用另外一種方法 線(xiàn)阻抗匹配法用這種方法能使反射受到控制信號的完整性得到保證嚴格他說(shuō)對于有較慢邊沿速度的常規TTL和CMOS器件來(lái)說(shuō)傳輸線(xiàn)并不是十分需要的。對有較 快邊沿速度的高速ECL器件傳輸線(xiàn)也不總是需要的但是當使用傳輸線(xiàn)時(shí)它們具有能預測連線(xiàn)時(shí)延和通過(guò)阻抗匹配來(lái)控制反射和振蕩的優(yōu)點(diǎn)：
1、決定是否采用傳輸線(xiàn)的基本因素有以下五個(gè)它們是1系統信號的沿速率
2、連線(xiàn)距離3容性負載(扇出的多少)
3、電阻性負載線(xiàn)的端接方式5允許的反沖和過(guò)沖百分比交流抗擾度的降低程度2傳輸線(xiàn)的幾種類(lèi)型，同軸電纜和雙絞線(xiàn)它們經(jīng)常用在系統與系統之間的連接同軸電纜的特性阻抗通常有50和75雙絞線(xiàn)通常為110 2印制板上的微帶線(xiàn)微帶線(xiàn)是一根帶狀導(信號線(xiàn))與地平面之間用一種電介質(zhì)隔離開(kāi)如果線(xiàn)的厚度寬度以及與地平面之間的距離是可控制的則它的特性阻抗也是可以控制的微帶線(xiàn)的特性阻抗Z0為式中Er為印制板介質(zhì)材料的相對介電常數。
4、為介電質(zhì)層的厚度W為線(xiàn)的寬度t為線(xiàn)的厚度單位長(cháng)度微帶線(xiàn)的傳輸延遲時(shí)間僅僅取決于介電常數而與線(xiàn)的寬度或間隔無(wú)關(guān)。
設計者的愛(ài)好和系統的要求而定 ，并聯(lián)端接線(xiàn)的主要優(yōu)點(diǎn)是系統速度快和信號在線(xiàn)上傳輸完整無(wú)失真長(cháng)線(xiàn)上的負載，既不會(huì )影響驅動(dòng)長(cháng)線(xiàn)的驅動(dòng)門(mén)的傳輸延遲時(shí)間，又不會(huì )影響它的信號邊沿速度，但將使信號沿該長(cháng)線(xiàn)的傳輸延遲時(shí)間增大在驅動(dòng)大扇出時(shí)負載可經(jīng)分支短線(xiàn)沿線(xiàn)分布而不象串聯(lián)端接中那樣必須把負載集總在線(xiàn)的終端串聯(lián)端接方法使電路有驅動(dòng)幾 條平行負載線(xiàn)的能力串聯(lián)端接線(xiàn)。由于容性負載所引起的延遲時(shí)間增量約比相應并聯(lián)端接線(xiàn)的大一倍而短線(xiàn)則因容性負載使邊沿速度放慢和驅動(dòng)門(mén)延遲時(shí)間增大但是串聯(lián)端接線(xiàn)的串擾比并聯(lián)端接線(xiàn)的要小其主要原因是沿串聯(lián)端接線(xiàn)傳送的信號幅度，僅僅是二分之一的邏輯擺幅因而開(kāi)關(guān)電流也只有并聯(lián)端接的開(kāi)關(guān)電流的一半信號 能量小串擾也就小，PCB板的布線(xiàn)技術(shù)做PCB時(shí)是選用雙面板還是多層板要看最高工作頻率和電路系統的復雜程度以及對組裝密度的要求來(lái)決定在時(shí)鐘頻率超過(guò)200MHZ時(shí)，最好選用多層板如果工作頻率超過(guò)350MHz最好選用以聚四氟乙烯作為介質(zhì)層的印制電路板。因為它的高頻衰耗要小些寄生電容要小些傳輸速度要快些還由于Z0較大而省功耗對印制電路板的走線(xiàn)有如下原則要求1所有平行信號線(xiàn)之間要盡量留有較大的間隔以減少串擾如果有兩條相距較近的信號線(xiàn)最好在兩線(xiàn)之間走一條接地線(xiàn)這樣可以起到屏蔽作用。
設計信號傳輸線(xiàn)時(shí)要避免急拐彎以防傳輸線(xiàn)特性阻抗的突變而產(chǎn)生反射，要盡量設計成具有一定尺寸的均勻的圓弧線(xiàn)印制線(xiàn)的寬度可根據上述微帶線(xiàn)和帶狀線(xiàn)的特性阻抗計算公式計算印制電路板上的微帶線(xiàn)的特性阻抗一般在50120之間要想得到大的特性阻抗線(xiàn)寬，必須做得很窄但很細的線(xiàn)條又不容易制作綜合各種因素考慮一般選擇68左右的阻抗值比較合適，因為選擇68的特性阻抗可以在延遲時(shí)間和功耗之間達到最佳平衡一條50的傳輸線(xiàn)將消耗更多的功率較大的阻抗固然可以使 消耗功率減少，但會(huì )使傳輸延遲時(shí)間。憎大由于負線(xiàn)電容會(huì )造成傳輸延遲時(shí)間的增大和特性阻抗的降低，但特性阻抗很低的線(xiàn)段單位長(cháng)度的本征電容比較大所以傳輸延遲時(shí)間及特性阻抗受負載電容的影響較小。具有適當端接的傳輸線(xiàn)的一個(gè)重要特征是分枝短線(xiàn)對線(xiàn)延遲時(shí)間應沒(méi)有什么影響。當Z0為50時(shí)分枝短線(xiàn)的長(cháng)度必須 限制在25cm以?xún)纫悦獬霈F很大的振鈴。
5、對于雙面板或六層板中走四層線(xiàn)，電路板兩面的線(xiàn)要互相垂直以防止互相感應產(chǎn)主串擾。
6、印制板上若裝有大電流器件如繼電器指示燈喇叭等它們的地線(xiàn)最好要分開(kāi)單獨走以減少地線(xiàn)上的噪聲，這些大電流器件的地線(xiàn)應連到插件板和背板上的一個(gè)獨立的地總線(xiàn)上去，而且這些獨立的地線(xiàn)還應該與整個(gè)系統的接地點(diǎn)相連接。
【相關(guān)閱讀】
技巧分享：提高PCB電磁兼容性設計方法匯總
詳解ESD防護關(guān)鍵要素：合理的PCB布線(xiàn)準則
超實(shí)用的PCB設計技巧（上篇）
