Mentor Graphics近日發(fā)布一份題為《鰭式場(chǎng)效晶體管寄生提取的復雜性》的研究報告。中文版的報告全文可在 Mentor Graphics 的官方網(wǎng)站閱讀和下載：[ http://mentorg.com.cn/aboutus/view.php?id=231 ]。 

 

 

圖1：Carey Robertson 

 

作者：Carey Robertson，產(chǎn)品營(yíng)銷(xiāo)、電路布局驗證和參數提取總監，Design to Silicon部門(mén)

 

Carey Robertson 是明導產(chǎn)品營(yíng)銷(xiāo)總監，負責 Calibre PERC、LVS 和提取產(chǎn)品的營(yíng)銷(xiāo)活動(dòng)。他已在明導任職15年，擔任過(guò)各種產(chǎn)品和技術(shù)營(yíng)銷(xiāo)職位。加盟明導之前，Carey 是迪吉多 (Digital Equipment Corp.) 的設計工程師，致力于微處理器設計。Carey 持有斯坦福大學(xué) (Stanford University) 學(xué)士學(xué)位和加州大學(xué)伯克利分校 (UC Berkeley) 碩士學(xué)位。 

 

鰭式場(chǎng)效晶體管（簡(jiǎn)稱(chēng) finFET）的推出標志著(zhù) CMOS 晶體管首次被看作是真正的三維器件。由于源漏區以及與其周?chē)B接的三維結構方式（包括本地互連和接觸通孔），導致了復雜性和不確定性。 

 

結果，器件建模不得不快速改進(jìn)。UC Berkeley Device Group 的 BSIM Group開(kāi)發(fā)出了一種名為BSIM-CMG（通用多柵極）的模型，用以表示存在于 finFET內部的電阻和電容。為了幫助緩解有關(guān)向finFET工藝轉變的擔憂(yōu)，晶圓廠(chǎng)做了非常大的努力來(lái)提供器件和寄生精度數據，以及保存用于先前工藝的使用模型。 

 

雖然我們有BSIM-CMG作為表示finFET設計參數的通用方式，但各個(gè)晶圓廠(chǎng)會(huì )增加或減少標準模型的組件，以便能夠更準確地代表其周?chē)募纳?。這種定制化受到多方面的推動(dòng), 包括各家晶圓廠(chǎng)使用各自的器件和寄生參數模型來(lái)與硅驗證結果匹配，以及使用電子設計自動(dòng)化(EDA)工具來(lái)預測硅片上的結果。 

 

此外，在高級工藝節點(diǎn)，晶圓廠(chǎng)希望他們的工藝、他們使用科學(xué)的場(chǎng)解算器(field solver )為這些工藝建立的“黃金”模型以及EDA廠(chǎng)商開(kāi)發(fā)并且被設計人員用于該領(lǐng)域的提取工具的輸出結果之間擁有更緊密的聯(lián)系。在28納米節點(diǎn)，晶圓廠(chǎng)希望商用提取工具的誤差率保持在標準模型的5-10%以?xún)?。對?finFET 工藝，晶圓廠(chǎng)要求平均準確度誤差保持在標準模型的2%以?xún)?，三西格瑪標準偏差僅為6-7%。 

 

由于FinFET相互作用的復雜性，要想滿(mǎn)足晶圓廠(chǎng)對于EDA廠(chǎng)商的寄生提取工具和晶圓廠(chǎng)的標準模型結果一致性的要求，三維場(chǎng)解算器(3d field solver)必不可少。設計人員將首次能夠看到場(chǎng)解算器(field solver)結果，而這直到目前為止主要用于工藝特性鑒定，而非設計。所幸的是，該使用模型在進(jìn)行寄生提取時(shí)不會(huì )發(fā)生變化，因為這些工具將自動(dòng)在場(chǎng)解算器和啟發(fā)式方法之間轉換。 

 

傳統上來(lái)說(shuō)，場(chǎng)解算器(field solver)用于生產(chǎn)是不切實(shí)際的，因為它們需要太多的運算時(shí)間（也就是太慢）。在明導，我們開(kāi)發(fā)出了Calibre“xACT3D”提取工具來(lái)解決這一問(wèn)題。由于采用自適應網(wǎng)格技術(shù)來(lái)加速計算，該工具的速度要快上一個(gè)數量級或更多。它還擁有一個(gè)可擴展架構，能在現代化的計算環(huán)境中充分利用多個(gè) CPU。因此，它能夠輕松的在一個(gè)32位CPU的機器上對一個(gè)版圖設計執行場(chǎng)解算器(field solver)計算方案，這些版圖設計包括小到一些小的單元(cell),大到擁有數百萬(wàn)個(gè)晶體管的大模塊。

 

然而，對于全芯片而言，我們需要處理數十億晶體管的設計，還包括頂層的數千萬(wàn)條導線(xiàn)(nets)。從周轉時(shí)間角度來(lái)看，僅僅使用快速場(chǎng)解算器是不切實(shí)際的。我們需要智能技巧和啟發(fā)式方法，首先針對復雜結構運用場(chǎng)解算器(field solver)技巧，然后再針對普通的幾何圖形改用查找表的方式。對高層次中的繞線(xiàn)轉換到查找表法是可行的，因為在布線(xiàn)網(wǎng)格中進(jìn)行電場(chǎng)建模與在之前節點(diǎn)中看到的相似。事實(shí)上，第一代 finFET器件使用的是晶圓廠(chǎng)在平面工藝中采用的20納米互連法。 

 

 

圖2：雙重成像(DP)的光罩可能存在的未對準情況要求設計人員評估更多寄生參數提取的corners，以驗證集成電路的時(shí)間選擇和性能。 

 

考慮頂級互連提取時(shí)，我們需要更高效的計算方法，因為必須計算的寄生參數有所增加。此外，鑒于雙重成像(DP)和多重成像(MP)在制造中（20納米節點(diǎn)起步）發(fā)揮越來(lái)越重要的作用，互連corners的數量也將顯著(zhù)增多。在28納米節點(diǎn)，可能存在5個(gè)互連corners，但在16納米節點(diǎn)，我們會(huì )看到11至15個(gè)corners。應對計算需求增加的一個(gè)傳統方法是使用更多CPU，并提升計算機core運算的可擴展性。我們正在這樣做，但我們還在執行先進(jìn)的multi-corner分析技術(shù)，以實(shí)現更高效的計算。過(guò)去，我們估計每增加一個(gè)corner，運行時(shí)間將增加一倍（與單個(gè)corner相比）?，F在，我們可以并行處理多個(gè)corners，使每增加一個(gè)corner而增加的總體周轉時(shí)間僅為10%。這意味著(zhù)15個(gè)corners現在所需的運行時(shí)間僅為單個(gè)corner的2.5倍。通過(guò)采用先進(jìn)的multi-corner分析以及利用更多的 CPU之間的平衡，我們可以使設計人員的周轉時(shí)間與28納米或20納米一樣甚至更短。 

 

最近向finFET工藝的快速轉變給EDA 行業(yè)帶來(lái)了挑戰，要求該行業(yè)真正快速地拿出應對復雜新問(wèn)題的有效解決方案。還有更多工作要做，但可以說(shuō)的是，與之前工藝節點(diǎn)開(kāi)發(fā)過(guò)程中的同一階段相比，我們現在在finFET工藝上擁有更多的EDA工具和晶圓廠(chǎng)的硅驗證之間的對比數據。