機遇與挑戰：

• TSV 3D IC技術(shù)發(fā)展速度相當緩慢
• TSV 3D IC面臨諸多挑戰
• 2016年將完成多種半導體異質(zhì)整合水平

 
TSV 3D IC技術(shù)雖早于2002年由IBM所提出，然而，在前后段IC制造技術(shù)水準皆尚未成熟情況下，TSV 3D IC技術(shù)發(fā)展速度可說(shuō)是相當緩慢，DIGITIMES Research分析師柴煥欣分析，直至2007年?yáng)|芝(Toshiba)將鏡頭與CMOS Image Sensor以TSV 3D IC技術(shù)加以堆棧推出體積更小的鏡頭模塊后，才正式揭開(kāi)TSV 3D IC實(shí)用化的序幕。

于此同時(shí)，全球主要芯片制造商制程技術(shù)先后跨入奈米級制程后，各廠(chǎng)商亦警覺(jué)到除微縮制程技術(shù)將面臨物理極限的挑戰外，研發(fā)時(shí)間與研發(fā)成本亦將隨制程技術(shù)的進(jìn)步而上揚，因此，包括IBM、三星電子(Samsung Electronics)、臺積電(TSMC)、英特爾(Intel)、爾必達(Elpida)等芯片制造商皆先后投入TSV 3D IC技術(shù)研發(fā)。

至2011年第4季，三星與爾必達分別推出采TSV 3D IC同質(zhì)整合技術(shù)高容量DRAM模塊產(chǎn)品，并已進(jìn)入送樣階段，臺積電則以28奈米制程采半導體中介層(Interposer)2.5D技術(shù)為賽靈思(Xilinx)制作出新一代現場(chǎng)可程序邏輯門(mén)陣列(Field Programmable Gate Array；FBGA)產(chǎn)品。

然而，柴煥欣說(shuō)明，各主要投入TSV 3D IC半導體大廠(chǎng)除面對晶圓薄型化、芯片堆棧、散熱處理等相關(guān)技術(shù)層面的問(wèn)題外，隨TSV 3D IC技術(shù)持續演進(jìn)并逐漸導入實(shí)際制造過(guò)程中，前段與后段IC制程皆出現更多隱藏于制造細節上的問(wèn)題。

加上就整體產(chǎn)業(yè)鏈亦存在從材料、設計，乃至生產(chǎn)程序都尚未訂出共通標準，而晶圓代工業(yè)者與封裝測試業(yè)者亦無(wú)法于制程上成功銜接與匯整，都將是造成延誤TSV 3D IC技術(shù)發(fā)展與市場(chǎng)快速起飛重要原因。

綜合各主要芯片制造商技術(shù)藍圖規畫(huà)，2011年TSV 3D IC是以同質(zhì)整合的高容量DRAM產(chǎn)品為主，至2014年，除將以多顆DRAM堆棧外，尚會(huì )整合一顆中央處理器或應用處理器的異質(zhì)整合產(chǎn)品。柴煥欣也預估，要至2016年，才有機會(huì )達到將DRAM、RF、NAND Flash、CPU等各種不同的半導體組件以TSV 3D IC技術(shù)整合于同1顆IC之中異質(zhì)整合水平。