- 可改善DIBL等短溝道效應
- 可改善器件的亞閾特性
- 降低電路的靜態(tài)功耗
- 無(wú)需溝道摻雜
- 20nm及更高級別制程的移動(dòng)/消費電子產(chǎn)品
為了在下一代晶體管技術(shù)競賽中位居前列，SOI工業(yè)聯(lián)盟近日宣布他們已經(jīng)在面向下一代移動(dòng)設備的全耗盡型SOI技術(shù)方面取得了更多進(jìn)展。該組織宣布了對FD-SOI技術(shù)（全耗盡型SOI技術(shù)，有些文獻上也寫(xiě)成ETSOI即超薄型SOI）的評估結果和有關(guān)的參數特性，并稱(chēng)這項技術(shù)適合 20nm及更高級別制程的移動(dòng)/消費電子產(chǎn)品使用。該組織并演示了基于A(yíng)RM處理器上的平面型FD-SOI技術(shù)的優(yōu)勢。
體硅CMOS技術(shù)走到22nm之后，特征尺寸已很難繼續微縮，急需革新技術(shù)來(lái)維持進(jìn)一步發(fā)展。在候選技術(shù)之中，FDSOI（Fully Depleted SOI，全耗盡SOI）技術(shù)極具競爭力。對于FDSOI晶體管，硅薄膜自然地限定了源漏結深，同時(shí)也限定了源漏結耗盡區，從而可改善DIBL（Drain Induced Barrier Lowering，漏致勢壘降低）等短溝道效應，改善器件的亞閾特性，降低電路的靜態(tài)功耗。此外，FDSOI晶體管無(wú)需溝道摻雜，可以避免RDF（Random Dopants FluctuatiON，隨機摻雜漲落）等效應，從而保持穩定的閾值電壓，同時(shí)還可以避免因摻雜而引起的遷移率退化。
SOI晶圓制備技術(shù)的發(fā)展也為FDSOI投入應用提供了良好的支撐。為了使晶體管獲得理想的性能，FDSOI晶圓的頂層硅膜和隱埋氧化層（Buried Oxide，BOX）須非常薄。目前市場(chǎng)上已出現相應的產(chǎn)品，可滿(mǎn)足現階段的應用需求。
SOI技術(shù)的發(fā)展環(huán)境也日益改善。自2007年SOI聯(lián)盟（SOI Consortium）成立以來(lái)，越來(lái)越多的公司和機構開(kāi)始關(guān)注SOI技術(shù)，并加入到推廣SOI技術(shù)的隊伍中。目前SOI聯(lián)盟已有會(huì )員30個(gè)，包括科研機構、材料商、設備商、集成芯片制造商、芯片設計商、芯片代工商、EDA供應商等，貫穿整個(gè)產(chǎn)業(yè)鏈。在這些廠(chǎng)商的努力下，產(chǎn)業(yè)對SOI的認識變得更為全面、準確和深入。
綜上所述，FDSOI走向大規模應用的時(shí)機已經(jīng)到來(lái)，如能成功地縱身一躍，將完成SOI技術(shù)發(fā)展史上最華麗的篇章。
