【導讀】隨著(zhù)高速DSP（數字信號處理器）和外設的出現，新產(chǎn)品設計人員面臨著(zhù)電磁干擾（EMI）日益嚴重的威脅。電磁兼容性（EMC）包含系統的發(fā)射和敏感度兩方面的問(wèn)題。假若干擾不能完全消除，但也要使干擾減少到最小。本文繼續講解PCB設計指南之DSP系統的降噪技術(shù)。
隨著(zhù)高速DSP（數字信號處理器）和外設的出現，新產(chǎn)品設計人員面臨著(zhù)電磁干擾（EMI）日益嚴重的威脅。早期，把發(fā)射和干擾問(wèn)題稱(chēng)之為EMI或RFI（射頻干擾）?，F在用更確定的詞“干擾兼容性”替代。電磁兼容性（EMC）包含系統的發(fā)射和敏感度兩方面的問(wèn)題。假若干擾不能完全消除，但也要使干擾減少到最小。如果一個(gè)DSP系統符合下面三個(gè)條件，則該系統是電磁兼容的。
1． 對系統本身不產(chǎn)生干擾。
2． 對其它系統不產(chǎn)生干擾。
3． 對其它系統的發(fā)射不敏感。
干擾定義
當干擾的能量使接收器處在不希望的狀態(tài)時(shí)引起干擾。干擾的產(chǎn)生不是直接的（通過(guò)導體、公共阻抗耦合等）就是間接的（通過(guò)串擾或輻射耦合）。電磁干擾的產(chǎn)生是通過(guò)導體和通過(guò)輻射。很多電磁發(fā)射源，如光照、繼電器、DC電機和日光燈都可引起干擾。AC電源線(xiàn)、互連電纜、金屬電纜和子系統的內部電路也都可能產(chǎn)生輻射或接收到不希望的信號。在高速數字電路中，時(shí)鐘電路通常是寬帶噪聲的最大產(chǎn)生源。在快速DSP中，這些電路可產(chǎn)生高達300MHz的諧波失真，在系統中應該把它們去掉。在數字電路中，最容易受影響的是復位線(xiàn)、中斷線(xiàn)和控制線(xiàn)。
傳導性EMI
一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經(jīng)過(guò)導體。一條穿過(guò)噪聲環(huán)境的導線(xiàn)可檢拾噪聲并把噪聲送到另外電路引起干擾。設計人員必須避免導線(xiàn)撿拾噪聲和在噪聲產(chǎn)生引起干擾前，用去耦辦法除去噪聲。最普通的例子是噪聲通過(guò)電源線(xiàn)進(jìn)入電路。若電源本身或連接到電源的其它電路是干擾源，則在電源線(xiàn)進(jìn)入電路之前必須對其去耦。
輻射耦合
經(jīng)輻射的耦合通稱(chēng)串擾，串擾發(fā)生在電流流經(jīng)導體時(shí)產(chǎn)生電磁場(chǎng)，而電磁場(chǎng)在鄰近的導體中感應瞬態(tài)電流。
共阻抗耦合
當來(lái)自?xún)蓚€(gè)不同電路的電流流經(jīng)一個(gè)公共阻抗時(shí)就會(huì )產(chǎn)生共阻抗耦合。阻抗上的壓降由兩個(gè)電路決定。來(lái)自?xún)蓚€(gè)電路的地電流流經(jīng)共地阻抗。電路1的地電位被地電流2調制。噪聲信號或DC補償經(jīng)共地阻抗從電路2耦合到電路1。
輻射發(fā)射
輻射發(fā)射有兩種基本類(lèi)型：差分模式（DM）和共模（CM）。共模輻射或單極天線(xiàn)輻射是由無(wú)意的壓降引起的，它使電路中所有地連接抬高到系統地電位之上。就電場(chǎng)大小而言，CM輻射是比DM輻射更為嚴重的問(wèn)題。為使CM輻射最小，必須用切合實(shí)際的設計使共模電流降到零。
[page]
影響EMC的因數
電壓——電源電壓越高，意味著(zhù)電壓振幅越大而發(fā)射就更多，而低電源電壓影響敏感度。
頻率——高頻產(chǎn)生更多的發(fā)射，周期性信號產(chǎn)生更多的發(fā)射。在高頻數字系統中，當器件開(kāi)關(guān)時(shí)產(chǎn)生電流尖峰信號；在模擬系統中，當負載電流變化時(shí)產(chǎn)生電流尖峰信號。
接地——對于電路設計沒(méi)有比可靠和完美的電源系統更重要的事情。在所有EMC問(wèn)題中，主要問(wèn)題是不適當的接地引起的。有三種信號接地方法：?jiǎn)吸c(diǎn)、多點(diǎn)和混合。在頻率低于1MHz時(shí)可采用單點(diǎn)接地方法，但不適于高頻。在高頻應用中，最好采用多點(diǎn)接地?；旌辖拥厥堑皖l用單點(diǎn)接地而高頻用多點(diǎn)接地的方法。地線(xiàn)布局是關(guān)鍵的。高頻數字電路和低電平模擬電路的地回路絕對不能混合。
電源去耦——當器件開(kāi)關(guān)時(shí)，在電源線(xiàn)上會(huì )產(chǎn)生瞬態(tài)電流，必須衰減和濾掉這些瞬態(tài)電流來(lái)自高di/dt源的瞬態(tài)電流導致地和線(xiàn)跡“發(fā)射”電壓。高di/dt產(chǎn)生大范圍高頻電流，激勵部件和纜線(xiàn)輻射。流經(jīng)導線(xiàn)的電流變化和電感會(huì )導致壓降，減小電感或電流隨時(shí)間的變化可使該壓降最小。
PCB設計——適當的印刷電路板（PCB）布線(xiàn)對防止EMI是至關(guān)重要的。
降低噪聲的技術(shù)
防止干擾有三種方法：
1． 抑制源發(fā)射。
2． 使耦合通路盡可能地無(wú)效。
3． 使接收器對發(fā)射的敏感度盡量小。
下面介紹板級降噪技術(shù)。板級降噪技術(shù)包括板結構、線(xiàn)路安排和濾波。
板結構降噪技術(shù)包括：
* 采用地和電源平板
* 平板面積要大，以便為電源去耦提供低阻抗
* 使表面導體最少
* 分開(kāi)數字、模擬、接收器、發(fā)送器地/電源線(xiàn)
* 采用窄線(xiàn)條（4到8密耳）以增加高頻阻尼和降低電容耦合
* 根據頻率和類(lèi)型分隔PCB上的電路
* 不要切痕PCB，切痕附近的線(xiàn)跡可能導致不希望的環(huán)路
* 采用多層板密封電源和地板層之間的線(xiàn)跡
* 避免大的開(kāi)環(huán)板層結構
* 采用多點(diǎn)接地使高頻地阻抗低
* 保持地引腳短于波長(cháng)的1/20,以防止輻射和保證低阻抗線(xiàn)路安排降噪技術(shù)包括用45。而不是90。線(xiàn)跡轉向，90。轉向會(huì )增加電容并導致傳輸線(xiàn)特性阻抗變化
* 保持相鄰激勵線(xiàn)跡之間的間距大于線(xiàn)跡的寬度以使串擾最小
* 時(shí)鐘信號環(huán)路面積應盡量小
* 高速線(xiàn)路和時(shí)鐘信號線(xiàn)要短和直接連接
* 敏感的線(xiàn)跡不要與傳輸高電流快速開(kāi)關(guān)轉換信號的線(xiàn)跡并行
* 不要有浮空數字輸入，以防止不必要的開(kāi)關(guān)轉換和噪聲產(chǎn)生
* 避免在晶振和其它固有噪聲電路下面有供電線(xiàn)跡
* 相應的電源、地、信號和回路線(xiàn)跡要平行以消除噪聲
* 保持時(shí)鐘線(xiàn)、總線(xiàn)和片使能與輸入/輸出線(xiàn)和連接器分隔
* 路線(xiàn)時(shí)鐘信號正交I/O信號
* 為使串擾最小，線(xiàn)跡用直角交叉和散置地線(xiàn)
* PCB聯(lián)接器接機殼地，這為防止電路邊界處的輻射提供屏蔽
* 保護關(guān)鍵線(xiàn)跡（用4密耳到8密耳線(xiàn)跡以使電感最小，路線(xiàn)緊靠地板層，板層之間夾層結構，保護夾層的每一邊都有地）
濾波技術(shù)包括：
* 對電源線(xiàn)和所有進(jìn)入PCB的信號進(jìn)行濾波
* 在IC的每一個(gè)點(diǎn)原引腳用高頻低電感陶瓷電容（14MHz用0.1UF，超過(guò)15MHz用0.01UF）進(jìn)行去耦
* 在器件引線(xiàn)處對電源/地去耦
* 用多級濾波來(lái)衰減多頻段電源噪聲
* 旁路模擬電路的所有電源供電和基準電壓引腳
* 旁路快速開(kāi)關(guān)器件
其它降噪設計技術(shù)有：
* 把晶振安裝嵌入到板上并接地；
* 用串聯(lián)終端使諧振和傳輸反射最小，負載和線(xiàn)之間的阻抗失配會(huì )導致信號部分反射，反射包括瞬時(shí)擾動(dòng)和過(guò)沖，這會(huì )產(chǎn)生很大的EMI；
* 安排鄰近地線(xiàn)緊靠信號線(xiàn)以便更有效地阻止出現電場(chǎng)；
* 把去耦線(xiàn)驅動(dòng)器和接收器適當地放置在緊靠實(shí)際的I/O接口處，這可降低到PCB其它電路的耦合，并使輻射和敏感度降低；
* 對有干擾的引線(xiàn)進(jìn)行屏蔽和絞在一起以消除PCB上的相互耦合；
* 在感性負載上用箝位二極管；
* 在適當的地方加屏蔽。
EMC是DSP系統設計所要考慮的重要問(wèn)題，應采用適當的降噪技術(shù)使DSP系統符合EMC要求。
