恰當的輸出驅動(dòng)能力在給定負載規范，上升和下降時(shí)間，選擇適當的輸出的上升時(shí)間，最大限度地降低輸出和內部驅動(dòng)器的峰值電流是減小EMI的最重要的設計考慮因素之一。驅動(dòng)能力不匹配或不控制輸出電壓變化率，可能會(huì )導致阻抗不匹配，更快的開(kāi)關(guān)邊沿，輸出信號的上沖和下沖或電源和地彈噪聲。

確定模塊需求的負載、上升以及下降時(shí)間

設計單片機的輸出驅動(dòng)器，首先確定模塊需求的負載，上升和下降的時(shí)間，輸出電流待續，根據以上的信息驅動(dòng)能力，控制電壓擺率，使用單片機的可編程的輸出口的驅動(dòng)能力，滿(mǎn)足模塊實(shí)際負載要求。只有這樣才能得到符合模塊需求又能滿(mǎn)足EMC要求。

驅動(dòng)器能力比負載實(shí)際需要的充電速度高時(shí)，會(huì )產(chǎn)生的更高的邊沿速率，這樣會(huì )有兩個(gè)缺點(diǎn)信號的諧波成分增加了與負載電容和寄生內部bonding線(xiàn)，IC封裝，PCB電感一起，會(huì )造成信號的上沖和下沖。

選擇合適的di/dt開(kāi)關(guān)特性以及減少同步開(kāi)關(guān)的峰值電流

選擇合適的di/dt開(kāi)關(guān)特性，可通過(guò)仔細選擇驅動(dòng)能力的大小和控制電壓擺率來(lái)實(shí)現。最好的選擇是使用一個(gè)與負載無(wú)關(guān)的恒定的電壓擺率輸出緩沖器。同樣的預驅動(dòng)器輸出的電壓擺率可以減少（即上升和下降時(shí)間可以增加），但是相應的傳播延遲將增加，我們需要控制總的開(kāi)關(guān)時(shí)間）。

可編程的輸出口的驅動(dòng)器的最簡(jiǎn)單是的并聯(lián)的一對驅動(dòng)器，他們的MOS的Rdson不能，能輸出的電流能力也不相同。我們在測試和實(shí)際使用的時(shí)候可以選擇不同的模式。實(shí)際上目前的單片機一般至少有兩種模式可選擇，有些甚至可以有三種（強，中等，弱）當時(shí)序約束有足夠的余量的時(shí)候，通過(guò)降低輸出能力來(lái)減緩內部時(shí)鐘驅動(dòng)的邊沿。

減少同步開(kāi)關(guān)的峰值電流，和di/dt，一個(gè)重要的考慮因素就是降低內部時(shí)鐘驅動(dòng)的能力（其實(shí)就是放大倍數，穿通電流與之相關(guān)型很大）。降低時(shí)鐘邊沿的電流，將顯著(zhù)改善EMI。當然這樣做的缺點(diǎn)就是，由于時(shí)鐘和負載的開(kāi)通時(shí)間的變長(cháng)使得單片機的平均電流可能增加?？焖龠呇睾拖鄬^高的峰值電流，時(shí)間更長(cháng)邊沿較慢的電流脈沖這兩者需要做一個(gè)妥協(xié)。

晶振的內部驅動(dòng)（反向器）最好不要超過(guò)實(shí)際的需求。這個(gè)問(wèn)題，實(shí)際上前面也談過(guò)了，當增益過(guò)大的時(shí)候會(huì )帶來(lái)更大的干擾。

設計最小穿通電流的驅動(dòng)器時(shí)鐘

設計最小穿通電流的驅動(dòng)器時(shí)鐘，總線(xiàn)和輸出驅動(dòng)器應盡可能使得傳統電流最小穿通電流【重疊電流，短路電流】，是從單片機在切換過(guò)程中，PMOS和NMOS同時(shí)導通時(shí)候，電源到地線(xiàn)的電流，穿通電流直接影響了EMI和功耗。

這個(gè)內容實(shí)際上是在單片機內部的，時(shí)鐘，總線(xiàn)和輸出驅動(dòng)器，消除或減少穿通電流的方法是盡量先關(guān)閉一個(gè)FET，然后再開(kāi)通一個(gè)FET。當電流較大時(shí)，需要額外的預驅動(dòng)電路或電壓擺率。

【相關(guān)閱讀】

 工程師分享：PCB設計接地技巧匯總
設計攻略：如何成功設計完美的EMC電路
EMC測試為什么不足，還需要什么？