本文從提高系統電磁兼容性出發(fā),結合混合集成電路工藝特點(diǎn),提出了在混合集成電路設計中應注意的問(wèn)題和采取的具體措施?；旌霞呻娐?Hybrid Integrated Circuit)是由半導體集成工藝與厚(薄)膜工藝結合而制成的集成電路?；旌霞呻娐肥窃诨嫌贸赡し椒ㄖ谱骱衲せ?a target="_blank" style="text-decoration:none;" >薄膜元件及其互連線(xiàn),并在同一基片上將分立的半導體芯片、單片集成電路或微型元件混合組裝,再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點(diǎn)。

電磁兼容原理

電磁兼容是指電子設備和電源在一定的電磁干擾環(huán)境下正?？煽抗ぷ鞯哪芰?同時(shí)也是電子設備和電源限制自身產(chǎn)生電磁干擾和避免干擾周?chē)渌娮釉O備的能力。

任何一個(gè)電磁干擾的發(fā)生必須具備三個(gè)基本條件:首先要具備干擾源,也就是產(chǎn)生有害電磁場(chǎng)的裝置或設備;其次是要具有傳播干擾的途徑,通常認為有兩種方式:傳導耦合方式和輻射耦合方式,第三是要有易受干擾的敏感設備。

因此,解決電磁兼容性問(wèn)題應針對電磁干擾的三要素,逐一進(jìn)行解決:減小干擾發(fā)生元件的干擾強度;切斷干擾的傳播途徑;降低系統對干擾的敏感程度。

混合集成電路設計中存在的電磁干擾有:傳導干擾、串音干擾以及輻射干擾。

在解決EMI問(wèn)題時(shí),首先應確定發(fā)射源的耦合途徑是傳導的、輻射的,還是串音。如果一個(gè)高幅度的瞬變電流或快速上升的電壓出現在靠近載有信號的導體附近,電磁干擾的問(wèn)題主要是串音。如果干擾源和敏感器件之間有完整的電路連接,則是傳導干擾。而在兩根傳輸高頻信號的平行導線(xiàn)之間則會(huì )產(chǎn)生輻射干擾。

電磁兼容設計

在混合集成電路電磁兼容性設計時(shí)首先要做功能性檢驗,在方案已確定的電路中檢驗電磁兼容性指標能否滿(mǎn)足要求,若不滿(mǎn)足就要修改參數來(lái)達到指標,如發(fā)射功率、工作頻率、重新選擇器件等。其次是做防護性設計,包括濾波、屏蔽、接地與搭接設計等。第三是做布局的調整性設計,包括總體布局的檢驗,元器件及導線(xiàn)的布局檢驗等。通常,電路的電磁兼容性設計包括:工藝和部件的選擇、電路布局及導線(xiàn)的布設等。

工藝和部件的選取

混合集成電路有三種制造工藝可供選擇,單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件,具有高質(zhì)量、穩定、可靠和靈活的特點(diǎn),適合于高速高頻和高封裝密度的電路中。但只能做單層布線(xiàn)且成本較高。

多層厚膜工藝能夠以較低的成本制造多層互連電路, 從電磁兼容的角度來(lái)說(shuō),多層布線(xiàn)可以減小線(xiàn)路板的電磁輻射并提高線(xiàn)路板的抗干擾能力。因為可以設置專(zhuān)門(mén)的電源層和地層,使信號與地線(xiàn)之間的距離僅為層間距離。這樣,板上所有信號的回路面積就可以降至最小,從而有效減小差模輻射。

圖1：厚膜集成電路原理

其中多層共燒厚膜工藝具有更多的優(yōu)點(diǎn),是目前無(wú)源集成的主流技術(shù)。它可以實(shí)現更多層的布線(xiàn),易于內埋元器件,提高組裝密度,具有良好的高頻特性和高速傳輸特性。此外,與薄膜技術(shù)具有良好的兼容性,二者結合可實(shí)現更高組裝密度和更好性能的混合多層電路。

混合電路中的有源器件一般選用裸芯片,沒(méi)有裸芯片時(shí)可選用相應的封裝好的芯片,為得到最好的EMC特性,盡量選用表貼式芯片。選擇芯片時(shí)在滿(mǎn)足產(chǎn)品技術(shù)指標的前提下,盡量選用低速時(shí)鐘。在HC能用時(shí)絕不使用AC,CMOS4000能行就不用HC。電容應具有低的等效串聯(lián)電阻,這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋,平行縫焊,具有很好的屏蔽作用。

電路的布局

在進(jìn)行混合微電路的布局劃分時(shí),首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數,器件密度和功耗。一個(gè)實(shí)用的規則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。

在器件布置方面,原則上應將相互有關(guān)的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開(kāi)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應單獨安排,遠離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。

高頻元器件盡可能縮短連線(xiàn),以減少分布參數和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置,并遠離信號接口和低電平信號芯片。

元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會(huì )減小元器件之間的分布參數,也符合混合電路的制造工藝,易于生產(chǎn)。

在混合電路基片上電源和接地的引出焊盤(pán)應對稱(chēng)布置,最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平面。

在選用多層混合電路時(shí),電路板的層間安排隨著(zhù)具體電路改變,但一般具有以下特征。

(1)布線(xiàn)層應盡量安排與電源或地平面相鄰以產(chǎn)生通量對消作用。
(2)電源和地層分配在內層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。
(3)板內電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源的平滑電容,同時(shí)接地平面對電源平面分布的輻射電流起到屏蔽作用。