【導讀】科技已成為我們生活中不可或缺的一部分且正在不斷改變我們的世界。正因如此，系統設計變得更加復雜，為了確保性能、功能和可靠性，設計的仿真參數不斷增加。優(yōu)化擁有眾多仿真參數的設計是一項極具挑戰性的工作，設計人員對此深有體會(huì )，因為這項任務(wù)需要耗費大量的計算資源、時(shí)間和成本。最終，這種方法將難以為繼。
科技已成為我們生活中不可或缺的一部分且正在不斷改變我們的世界。正因如此，系統設計變得更加復雜，為了確保性能、功能和可靠性，設計的仿真參數不斷增加。優(yōu)化擁有眾多仿真參數的設計是一項極具挑戰性的工作，設計人員對此深有體會(huì )，因為這項任務(wù)需要耗費大量的計算資源、時(shí)間和成本。最終，這種方法將難以為繼。
試想一下，假設一項設計仿真有 10 個(gè)可控制的參數，而每個(gè)參數有 10 個(gè)可能的值。為了優(yōu)化設計，我們必須查看所有可能的組合，也就是需要執行 100 億次仿真！如果采用傳統的人力密集型流程（設計、測試和改進(jìn)），這需要數十年才能完成。確保設計一次成功至關(guān)重要，而精確的電磁 (EM) 仿真是這一過(guò)程中的關(guān)鍵步驟，但這需要耗費大量時(shí)間。
用傳統的優(yōu)化工作流程代替手動(dòng)操作，能否實(shí)現真正的最優(yōu)設計？
事實(shí)證明，針對任何規?；驈碗s程度的系統最優(yōu)設計，我們可以利用 Cadence Joint Data and Analytics (JedAI) Platform 中使用的強化學(xué)習，非?？焖俚亟⒁粋€(gè)機器學(xué)習 (ML) 模型。Cadence Optimality Intelligent System Explorer 是一款生成式 AI 驅動(dòng)的多物理場(chǎng)優(yōu)化軟件，它采用人工智能 (AI) 驅動(dòng)的先進(jìn)多學(xué)科分析和優(yōu)化 (MDAO) 技術(shù)。
Optimality Intelligent Explorer 與 Clarity 3D Solver 和 Sigrity X 完全集成，Sigrity X 是 Cadence 的高速信號與電源完整性 (SI/PI) 平臺。設計人員可以將系統級 SI 和 PI 仿真與分析負載轉移到 Optimality Explorer 上運行，從而更快地實(shí)現設計優(yōu)化，避免重新設計，整體上加快產(chǎn)品上市速度。
本文將通過(guò)一個(gè)簡(jiǎn)單的測試案例，展示如何使用 Cadence Clarity 3D Solver 和 Optimality Explorer 省時(shí)省力地優(yōu)化差分對過(guò)孔過(guò)渡。
本例使用一塊 6 層基板的 PCB 板，GND 平面位于頂層、底層和第 3 層，差分對位于第 2 層和第 5 層，VDD 平面位于第 4 層電鍍通孔 (PTH)，GND PTH 過(guò)孔緊挨著(zhù)信號過(guò)孔。
本例中，設計和分析目標是實(shí)現目標差分阻抗，并優(yōu)化特定頻率下的低插入損耗 (S21) 和回波損耗 (S11)。我們使用 Optimality Explorer 對 layout 進(jìn)行參數化處理，以便了解如何修改才能改善設計性能；在與手動(dòng)流程進(jìn)行比較時(shí)，我們發(fā)現 Optimality Explorer 實(shí)現了設計流程的自動(dòng)化，并能更早地完成設計收斂。
如下圖所示，手動(dòng)流程包括一個(gè)重復循環(huán)的流程：創(chuàng )建初始 layout、定義端口、運行仿真、記錄每種情況的結果，以及探索需要修改的內容。這不僅極為耗時(shí)，而且需要大量的手動(dòng)操作。
Optimality Explorer 與 Clarity 3D Solver 相互配合，利用 AI 深度學(xué)習，能夠比蠻力計算更有效地找到解決方案。同時(shí)，Optimality Explorer 實(shí)現了流程自動(dòng)化，無(wú)需人工干預；該流程包括定義要優(yōu)化的參數和設定優(yōu)化目標，然后自動(dòng)創(chuàng )建 layout 并運行仿真，以實(shí)現優(yōu)化目標。Optimality Explorer 支持多物理場(chǎng)仿真，減少了所需的仿真數據或仿真時(shí)間，能夠以更少的仿真次數實(shí)現設計收斂。
Optimality Explorer 方法的速度更快，無(wú)需人工干預即可通宵運行，為探索不同設計方案提供了一種更高效的方法。它適用于所有設計階段，如間距、返回路徑過(guò)孔位置、平面開(kāi)槽、鉆孔尺寸和隔離焊盤(pán)等，用戶(hù)可根據制造工藝的可行性探索這些參數的值。
工作原理/步驟：如何設置 Optimality Explorer 運行？
Optimality Explorer 是一款功能強大的工具，可實(shí)現設計流程自動(dòng)化——它可以定義優(yōu)化參數和變量，在設定的邊界條件內智能地選擇隨機值。它還可以為優(yōu)化定義目標函數目標和函數類(lèi)型。仿真完成后，用戶(hù)可以觀(guān)察圖表和收斂圖，以獲得最佳結果。如果對結果不滿(mǎn)意，可以重新開(kāi)始仿真，繼續優(yōu)化，直到達到預期結果。
利用 Optimality Explorer 可以更快地找到更好的解決方案。此外，模板功能可將設計變量自動(dòng)添加到參數列表中，輕松優(yōu)化布線(xiàn)并保持所有設計層的一致性。即使在低頻范圍內，使用這種方法也能更高效地找到更好的解決方案。在返回路徑周?chē)胖眠^(guò)孔（信號周?chē)倪^(guò)孔）可能非常復雜，尤其是在有微孔和埋孔的情況下。信號從核心層到底層的過(guò)渡可能十分復雜。
利用 Optimality Explorer 提供的功能，用戶(hù)可以快速分類(lèi)和加載參數，比較最佳和最差的情況，并查看它們之間的顯著(zhù)差異。在 Optimality Explorer 的助力下，早期采用者已經(jīng)成功優(yōu)化了過(guò)孔結構，改善了設計性能。
我們是 Cadence Optimality Intelligent System Explorer 的早期采用者，在具有多個(gè)通孔結構和傳輸線(xiàn)的剛柔結合 PCB板上，該工具性能卓越。
Optimality Explorer 的 AI 驅動(dòng)優(yōu)化讓我們發(fā)現了新穎的設計和方法，而這些是我們利用其它工具無(wú)法實(shí)現的。Optimality Explorer 為原本就性能強大的 Clarity 3D Solver 增加了智能，幫助我們加速達成性能目標?！狵yle Chen，微軟首席硬件工程師
結論
業(yè)界需要轉變模式，摒棄過(guò)去重復“設計、測試和改進(jìn)”這一循環(huán)的傳統流程，轉而采用生成式 AI 驅動(dòng)的技術(shù)，在滿(mǎn)足時(shí)間限制的同時(shí)獲得優(yōu)化設計。
許多 SoC 設計師和 Optimality Intelligent System Explorer 的早期用戶(hù)現在都認為，傳統的人力密集型優(yōu)化流程已經(jīng)退出歷史舞臺。Optimality Explorer 能夠幫助設計團隊優(yōu)化設計，在設計流程的早期更快地發(fā)現和緩解熱問(wèn)題，大大縮短了實(shí)現真正的優(yōu)化設計迭代所需的時(shí)間。
它使設計工程師能夠探索 3D 電磁 (EM) 和高速信號及電源完整性的結果，鎖定最佳設計。它可幫助設計團隊在不影響準確度的情況下，加快電子系統的分析和優(yōu)化，輕松分析和優(yōu)化 3D 電磁 (EM) 以及高速信號和電源完整性結果。
文章來(lái)源：Cadence楷登PCB及封裝資源中心
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
