相控陣雷達系統利用多個(gè)發(fā)射和接收通道來(lái)實(shí)現正常運行。以前，這些平臺在構造時(shí)都使用分立的發(fā)射和接收集成電路(IC)。這些系統在發(fā)射(Tx)電路的數模轉換器(DAC)和接收(Rx)電路的模數轉換器(ADC)中分別使用分立的芯片。這種分立方案使得許多系統尺寸龐大、成本高昂且功耗高，如此才能獲得所需的通道數量，進(jìn)而發(fā)揮所需的功能。由于制造和校準過(guò)程復雜，這些系統通常也需要很長(cháng)時(shí)間才能上市。

 

最近出現一種利用集成收發(fā)器的方法，它將許多曾經(jīng)被認為完全不同的功能融合到單個(gè)IC之中。這些IC助力實(shí)現了小尺寸、低功耗和低成本、具有高通道數量的相控陣雷達系統，且上市時(shí)間更短。

 

集成式收發(fā)器

集成式收發(fā)器（例如圖1所示的收發(fā)器）將多種功能集成到單個(gè)IC上。例如，新型收發(fā)器將DAC、ADC、本振(LO)頻率合成器、微處理器、混頻器，以及更多功能集成到12 mm × 12 mm 單芯片產(chǎn)品中。此外，該產(chǎn)品還集成了兩個(gè)接收通道和兩個(gè)發(fā)射通道，以及多個(gè)數字信號處理(DSP)組件，以獲得系統所需的瞬時(shí)帶寬。還提供一個(gè)應用程序接口(API)，用于在客戶(hù)的軟件平臺上操作收發(fā)器?？梢岳闷瑑惹岸司W(wǎng)絡(luò )實(shí)現增益和衰減控制。內置的初始化和跟蹤校準例程用于提供許多通信和軍事應用所需的性能。

 

圖1. ADRV9009是將多種功能集成到單個(gè)IC中的集成式收發(fā)器示例。

 

這些集成式收發(fā)器能夠通過(guò)注入一個(gè)稱(chēng)為REF_CLK的參考時(shí)鐘信號來(lái)創(chuàng )建發(fā)射器和接收器所需的所有時(shí)鐘信號。然后，由片內鎖相環(huán)(PLL)合成DAC/ADC采樣、LO生成和微處理器時(shí)鐘所需的所有時(shí)鐘。如果內部LO相位噪聲不足以滿(mǎn)足客戶(hù)的應用需求，用戶(hù)可以選擇從外部注入低相位噪聲的LO。

 

來(lái)自收發(fā)器的數據經(jīng)由標準化的JESD204b高速串行數據接口進(jìn)行傳輸。這個(gè)接口支持同時(shí)接收和發(fā)送大量數據。新集成式收發(fā)器解決方案可以幫助提供接口IP，幫助客戶(hù)加快上市時(shí)間。如果需要確定性延遲和數據同步，用戶(hù)可以利用內置的多芯片同步(MCS)特性，并發(fā)出SYS_REF信號作為初始通道對齊序列(ILAS)的主時(shí)序基準。

 

此外，可以利用內置的RFPLL相位同步特性，將發(fā)射或接收通道的LO相位設置為相對于主參考相位具備確定性。通過(guò)利用 MCS和RFPLL相位同步特性，可以在初始化部件、頻率調諧，或者打開(kāi)/關(guān)閉收發(fā)通道時(shí)確保相位對齊。圖2顯示了一個(gè)新型集成式收發(fā)器示例，該收發(fā)器提供確定性相位，且支持所有這些特性。

 

 

圖2. 內置RFPLL相位同步特性讓系統與主參考源之間呈確定性相位關(guān)系。

 

使用多個(gè)集成式收發(fā)器

如果系統需要兩個(gè)以上接收器和兩個(gè)發(fā)射器，用戶(hù)仍然能使用多個(gè)集成式收發(fā)器，從因為單芯片接收和發(fā)射通道實(shí)現的小尺寸中獲益。該技術(shù)的示例如圖3所示?？梢酝ㄟ^(guò)使用并發(fā)型SYS_REF脈沖來(lái)同時(shí)觸發(fā)所有IC的內部分頻器，從而同步多個(gè)集成式收發(fā)器。這些SYS_REF脈沖可由時(shí)鐘芯片或基帶處理器發(fā)出，附帶可編程延遲，該延遲可以補償各用于補償各 IC 之間由于路徑長(cháng)度不匹配引入的延時(shí)波動(dòng)。從而使跨多個(gè)芯片的數據路徑和多個(gè)LO都可以得到確定性時(shí)延。

 

圖3. 可使用多個(gè)集成式收發(fā)器來(lái)增加系統的通道數量。

 

集成式收發(fā)器是支撐相控陣雷達平臺的中堅力量

 

通過(guò)使用同步集成式收發(fā)器來(lái)增加通道數量，讓這些器件成為支撐相控陣雷達平臺的中堅力量。結合相位和幅度對齊的發(fā)射和接收通道時(shí)，使用多個(gè)集成式收發(fā)器已展示出系統級的動(dòng)態(tài)范圍、雜散和相位噪聲改善。

 

片內DSP特性，例如數控振蕩器(NCO)和數字上變頻器，或者數字下變頻器(DDC)，現在支持在單個(gè)IC內采用系統級雜散去相關(guān)方法。

 

通過(guò)使用多個(gè)集成式收發(fā)器來(lái)組合收發(fā)器通道，已展示出系統級噪聲譜密度(NSD)和雜散性能的改善。此舉通過(guò)降低系統的有效本底噪聲，同時(shí)維持通道的全部功能來(lái)改善相控陣雷達系統的動(dòng)態(tài)范圍。圖4顯示了在集成多達8個(gè)集成式收發(fā)器接收通道，有效增加相控陣系統中的位數之后，得出的系統級測量結果。注意，從一個(gè)通道增加到八個(gè)通道時(shí)，NSD和計算得出的本底噪聲（在各圖中用紅線(xiàn)表示）將增加6 dB。這是因為，雖然總共有8個(gè)通道，但是在用于創(chuàng )建這8個(gè)通道的4個(gè)集成式收發(fā)器中，只存在4個(gè)不同且不相關(guān)的LO（也就是說(shuō)，NLO=4) 因此實(shí)現了如下改善

 

 

得出的結果與集成式收發(fā)器提供的實(shí)驗性結果相近。此外，多余的成像頻率以不相關(guān)的方式聚合匯總，實(shí)現系統級雜散性能改善。隨著(zhù)通道數量增加，性能會(huì )實(shí)現進(jìn)一步改善，從而實(shí)現可擴展的系統。

 

 

圖4. 使用ADRV9009集成式收發(fā)器來(lái)集成接收通道可以降低噪聲譜密度，并改善動(dòng)態(tài)范圍。

 

此外，在對齊相位和集成多個(gè)集成式收發(fā)器通道之后，相控陣系統的相位噪聲可以得到改善。從圖5最上方的三條曲線(xiàn)顯示的測量結果可以看出，在利用4個(gè)集成式收發(fā)器IC的內部LO 組合8個(gè)通道之后，相位噪聲性能得到了改善。再重復一遍，存在4個(gè)不同且不相關(guān)的LO（也就是說(shuō)，NLO = 4)時(shí)，當從1個(gè)發(fā)射通道增加為8個(gè)發(fā)射通道時(shí)，相位噪聲會(huì )增加6 dB。增加通道數量可以進(jìn)一步增加相控陣雷達系統的相位噪聲?；蛘?，可以將外部LO注入到由N個(gè)集成式收發(fā)器構成的每個(gè)子陣列中，并從子陣列層級改善初始相位噪聲（如圖5中的藍色曲線(xiàn)所示）。

 

但是，如此一來(lái)，該子陣列中的各元件因為都共用同一個(gè)LO源，就會(huì )互相關(guān)聯(lián)，所以無(wú)法自行在子陣列中提供通道聚合改善。對于圖5所示的外部LO相位噪聲數據，其中使用了一個(gè)Rohde & Schwarz SMA100B信號發(fā)生器作為外部LO源。

 

圖5. 使用內部LO時(shí)，集成多個(gè)ADRV9009的發(fā)射通道可以改善系統級相位噪聲性能。注入外部LO會(huì )改善子陣列的初始相位噪聲。

 

集成的DSP特性（例如NCO、數字移相器和DUC/DDC）允許在數字域內實(shí)施基帶相移和頻率位移，進(jìn)而允許在基于多通道、集成式收發(fā)器的相控陣雷達系統中實(shí)施數字波束成型。將多個(gè)功能集成到單個(gè)IC上之后，系統現在能夠在許多相關(guān)的相控陣應用中，利用集成式收發(fā)器實(shí)現天線(xiàn)點(diǎn)陣間隔。利用更多收發(fā)器來(lái)增加通道數量一般可以讓波束變窄，但會(huì )導致系統變大。但是，現在將多個(gè)功能集成到單個(gè)IC之后，系統變大的比例還是要小于過(guò)去。使用MATLAB®模擬輻射圖之后，圖6顯示通道數量從23增加到 N = 210 時(shí)，波束如何變窄，理論波瓣幅度如何變深。實(shí)際的功率零點(diǎn)將在天線(xiàn)設計中決定。

 

 

圖6. DSP特性現在可以利用片內NCO和DDC/DUC實(shí)現數字相移。增加通道數量，優(yōu)化相移會(huì )使集成式收發(fā)器形成寬度變窄的波束。

 

結論

 

在單個(gè)IC中集成多個(gè)數字和模擬功能可以實(shí)現更小型的相控陣雷達系統。這些系統支持實(shí)施數字波束成型和混合波束成型，具體取決于系統規格。已經(jīng)證明使用ADI提供的 ADRV9009 可以實(shí)現系統級性能改善。這些集成式器件讓許多新系統能夠使用相同的硬件來(lái)運行多個(gè)應用。