模擬集成電路設計的九個(gè)層次

 

一段 ：你剛開(kāi)始進(jìn)入這行，對PMOS/NMOS/BJT什么的只不過(guò)有個(gè)大概的了解，各種器件的特性你也不太清楚，具體設計成什么樣的電路你也沒(méi)什么主意，你的電路圖主要看國內雜志上的文章，或者按照教科書(shū)上現成的電路，你總覺(jué)得他們說(shuō)得都有道理。你做的電路主要是小規模的模塊，做點(diǎn)差分運放，或者帶隙基準的仿真什么的你就計算著(zhù)發(fā)文章，生怕到時(shí)候論文湊不夠?？偟膩?lái)說(shuō)，基本上看見(jiàn)運放還是發(fā)怵。你覺(jué)得spice是一個(gè)非常難以使用而且古怪的東西。

 

二段 ：你開(kāi)始知道什么叫電路設計，天天捧著(zhù)本教科書(shū)在草稿紙上狂算一氣。你也經(jīng)常開(kāi)始提起一些技術(shù)參數，Vdsat、lamda、early voltage、GWB、ft之類(lèi)的?？傆X(jué)得有時(shí)候電路和手算得差不多，有時(shí)候又覺(jué)得差別挺大。你也開(kāi)始關(guān)心電壓，溫度和工藝的變化。例如低電壓、低功耗系統什么的?；蛘呤浅咚俑呔鹊氖裁礀|東，時(shí)不時(shí)也來(lái)上兩句。你設計電路時(shí)開(kāi)始計劃著(zhù)要去tape out，雖然tape out看起來(lái)還是挺遙遠的。這個(gè)階段中，你覺(jué)得spice很強大，但經(jīng)常會(huì )因為AC仿真結果不對而大傷腦筋。

三段 ：你已經(jīng)和PVT斗爭了一段時(shí)間了，但總的來(lái)說(shuō)基本上還是沒(méi)有幾次成功的設計經(jīng)驗。你覺(jué)得要設計出真正能用的電路真的很難，你急著(zhù)想建立自己的信心，可你不知道該怎么辦。你開(kāi)始閱讀一些JSSC或者博士論文什么的，可你覺(jué)得他們說(shuō)的是一回事，真正的芯片或者又不是那么回事。你覺(jué)得Vdsat什么的指標實(shí)在不夠精確，仿真器的缺省設置也不夠滿(mǎn)足你的要求，于是你試著(zhù)仿真器調整參數，或者試著(zhù)換一換仿真器，但是可它們給出的結果仍然是有時(shí)準有時(shí)不準。你上論壇，希望得到高手的指導?？伤麄円彩钦Z(yǔ)焉不詳，說(shuō)得東西有時(shí)對有時(shí)不對。這個(gè)階段中，你覺(jué)得spice雖然很好，但是幫助手冊寫(xiě)的太不清楚了。

 

四段 ：你有過(guò)比較重大的流片失敗經(jīng)歷了。你知道要做好一個(gè)電路，需要精益求精，需要戰戰兢兢的仔細檢查每一個(gè)細節。你發(fā)現在設計過(guò)程中有很多不曾設想過(guò)的問(wèn)題，想要做好電路需要完整的把握每一個(gè)方面。于是你開(kāi)始系統地重新學(xué)習在大學(xué)畢業(yè)時(shí)已經(jīng)賣(mài)掉的課本。你把能能找到的相關(guān)資料都仔細的看了一邊，希望能從中找到一些更有啟發(fā)性的想法。你已經(jīng)清楚地知道了你需要達到的電路指標和性能，你也知道了電路設計本質(zhì)上是需要做很多合理的折中?？赡愀悴磺暹@個(gè)“合理”是怎么確定的，不同指標之間的折中如何選擇才好。你覺(jué)得要設計出一個(gè)適當的能夠正常工作的電路真的太難了，你不相信在這個(gè)世界上有人可以做到他們宣稱(chēng)的那么好，因為聰明如你都覺(jué)得面對如此紛雜的選擇束手無(wú)策，他們怎么可能做得到？這個(gè)階段中，你覺(jué)得spice功能還是太有限了，而且經(jīng)常對著(zhù)“TIme step too small”的出錯信息發(fā)呆，偶爾情況下你還會(huì )創(chuàng )造出巨大的仿真文件讓所有人和電腦崩潰。

 

五段 ：你覺(jué)得很多競爭對手的東西不過(guò)如此而已。你開(kāi)始有一套比較熟悉的設計方法。但是你不知道如何更加優(yōu)化你手頭的工具。你已經(jīng)使用過(guò)一些別人編好的腳本語(yǔ)言，但經(jīng)常碰到很多問(wèn)題的時(shí)候不能想起來(lái)用awk或者perl搞定。你開(kāi)始大量的占用服務(wù)器的仿真時(shí)間，你相信經(jīng)過(guò)大量的仿真，你可以清楚地把你設計的模塊調整到合適的樣子。有時(shí)候你覺(jué)得做電路設計簡(jiǎn)直是太無(wú)聊了，實(shí)在不行的話(huà)，你在考慮是不是該放棄了。這個(gè)階段中，你覺(jué)得spice好是好，但是比起fast spice系列的仿真器來(lái)，還是差遠了；你開(kāi)始不相信AC仿真，取而代之的是大量的transient仿真。

 

六段 ：你開(kāi)始明白在這個(gè)世界中只有最合適的設計，沒(méi)有最好的設計。你開(kāi)始有一套真正屬于自己的設計方法，你會(huì )傾向于某一種或兩種仿真工具，并能夠熟練的使用他們評價(jià)你的設計。你開(kāi)始在設計中考慮PVT的變化，你知道一個(gè)電路從開(kāi)始到現在的演化過(guò)程，并能夠針對不同的應用對他們進(jìn)行裁減。你開(kāi)始關(guān)注功耗和面積，你tape out的芯片開(kāi)始有一些能夠滿(mǎn)足產(chǎn)品要求了。但是有時(shí)候你還是不能完全理解一些復雜系統的設計方法，并且犯下一些愚蠢的錯誤并導致災難性后果。你開(kāi)始閱讀JSSC時(shí)不只是挑一兩片文章看看，或許把JSSC作為廁所讀物對你來(lái)說(shuō)是一個(gè)不錯的選擇。在這個(gè)階段中，你覺(jué)得spice是一個(gè)很偉大的工具，你知道如何在spice中對精度和速度做合理的仿真，并隨時(shí)做出最合適的選擇。

 

七段 ：你開(kāi)始真正理解模擬電路設計的本質(zhì)，無(wú)論對于高精度系統還是高速度系統都有自己獨有的看法和經(jīng)驗。你可以在系統級對不同的模塊指標進(jìn)行折中以換取最好的性能。你會(huì )了解一個(gè)潛在的市場(chǎng)并開(kāi)始自己的產(chǎn)品定義，并且你知道只要方法正確，你設計出的產(chǎn)品會(huì )具有很好的競爭力。你可以從容的從頭到腳進(jìn)行整個(gè)電路的功能和指標劃分，你了解里面的每一個(gè)技術(shù)細節和他們的折中會(huì )對于你的產(chǎn)品有怎樣的影響。你開(kāi)始關(guān)注設計的可靠性。在這個(gè)階段中，你覺(jué)得spice是一個(gè)很實(shí)用的工具，并喜歡上了蒙特卡洛仿真，但你還是經(jīng)常抱怨服務(wù)器太慢，雖然你經(jīng)常是在后半夜運行仿真。

 

八段 ：這個(gè)時(shí)候成功的做出一個(gè)芯片對你來(lái)說(shuō)是家常便飯，就象一名駕駛老手開(kāi)車(chē)一樣，遇到紅燈就停、綠燈就行。一個(gè)產(chǎn)品的設計對于你來(lái)說(shuō)幾乎都是無(wú)意識的。你不需要再對著(zhù)仿真結果不停的調整參數和優(yōu)化，更多時(shí)候之需要很少量的仿真就可以結束一個(gè)模塊的設計了。你能夠清楚地感覺(jué)到某一個(gè)指標的電路模塊在技術(shù)上是可能的還是不可能的。你完全不用關(guān)心具體模塊的噪聲系數或者信噪比或者失真度。你只需要知道它是可以被設計出來(lái)就可以了，更詳細的技術(shù)指標對你來(lái)說(shuō)毫無(wú)意義。你開(kāi)始覺(jué)得JSSC上的東西其實(shí)都是在湊數，有時(shí)候認為JSSC即使作為廁紙也不合格（太薄太脆）。你覺(jué)得spice偶爾用用挺好的，但是實(shí)在是不可靠，很多的時(shí)候看看工作點(diǎn)就差不多夠了。

 

九段 ：這時(shí)候的你對很多電路已經(jīng)料如指掌，你可以提前預知很多技術(shù)下一輪的發(fā)展方向。一年你只跑上幾次仿真，也可能一仿真就是幾年。你很少有畫(huà)電路圖的時(shí)候，多數時(shí)間你在打高爾夫或是在太平洋的某個(gè)小島釣魚(yú)。除了偶爾在ISSCC上湊湊熱鬧，你從不和別人說(shuō)起電路方面的事，因為你知道沒(méi)人能明白。