【導讀】何為信號完整性：信號完整性（Signal Integrity,簡(jiǎn)稱(chēng)SI）是指在信號線(xiàn)上的信號質(zhì)量。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。當電路中信號能以要求的時(shí)序、持續時(shí)間和電壓幅度到達接收端時(shí)，該電路就有很好的信號完整性。當信號不能正常響應時(shí)，就出現了信號完整性問(wèn)題。
信號完整性包含：
1、波形完整性（Waveform integrity）
2、時(shí)序完整性（Timing integrity）
3、電源完整性（Power integrity）
信號完整性分析的目的就是用最小的成本，最快的時(shí)間使產(chǎn)品達到波形完整性、時(shí)序完整性、電源完整性的要求。
我們知道：電源不穩定、電源的干擾、信號間的串擾、信號傳輸過(guò)程中的反射，這些都會(huì )讓信號產(chǎn)生畸變，看下面這張圖，你就會(huì )知道理想的信號，經(jīng)過(guò)：反射、串擾、抖動(dòng)，最后變成什么鬼。
如果你的示波器測試上這樣的信號，你一定會(huì )問(wèn)，為什么會(huì )這樣，怎么去解決。
首先我們說(shuō)一下反射：
反射－－初始波
當驅動(dòng)器發(fā)射一個(gè)信號進(jìn)入傳輸線(xiàn)時(shí)，信號的幅值取決于電壓、緩沖器的內阻和傳輸線(xiàn)的阻抗。驅動(dòng)器端看到的初始電壓決定于內阻和線(xiàn)阻抗的分壓。
反射系數
? 其中-1≤ρ≤1
當ρ=0時(shí)無(wú)反射發(fā)生
當ρ=1(Z 2 =∞，開(kāi)路)時(shí)發(fā)生全正反射
當ρ=-1(Z 2 =0，短路)時(shí)發(fā)生全負反射
初始電壓，是源電壓Vs（2V）經(jīng)過(guò)Zs（25歐姆）和傳輸線(xiàn)阻抗（50歐姆）分壓。
Vinitial=1.33V
后續的反射率按照反射系數公式進(jìn)行計算
源端的反射率，是根據源端阻抗（25歐姆）和傳輸線(xiàn)阻抗（50歐姆）根據反射系數公式計算為-0.33；
終端的反射率，是根據終端阻抗（無(wú)窮大）和傳輸線(xiàn)阻抗（50歐姆）根據反射系數公式計算為1；
我們按照每次反射的幅度和延時(shí)，在最初的脈沖波形上進(jìn)行疊加就得到了這個(gè)波形，這也就是為什么，阻抗不匹配造成信號完整性不好的原因。
由于連接的存在、器件管腳、走線(xiàn)寬度變化、走線(xiàn)拐彎、過(guò)孔會(huì )使得阻抗不得不變化。所以反射也就不可避免。
電壓后者電流有變化，自然就會(huì )往外輻射電磁波
串擾是指當信號在傳輸線(xiàn)上傳播時(shí)，因電磁耦合對相鄰的傳輸線(xiàn)產(chǎn)生的不期望的電壓噪聲。
串擾是由電磁耦合引起的，耦合分為容性耦合和感性耦合兩種。
容性耦合是由于干擾源（Aggressor）上的電壓變化在被干擾對象（Victim）上引起感應電流從而導致的電磁干擾；
而感性耦合則是由于干擾源上的電流變化產(chǎn)生的磁場(chǎng)在被干擾對象上引起感應電壓從而導致的電磁干擾。因此，信號通過(guò)一導體時(shí)會(huì )在相鄰的導體上引起兩類(lèi)不同的噪聲信號：容性耦合信號和感性耦合信號。
感性耦合：
容性耦合：
那么這些問(wèn)題如何解決呢？歡迎工程師們回復討論。
推薦閱讀：
