<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>
你的位置:首頁(yè) > 互連技術(shù) > 正文

簡(jiǎn)化峰度計算檢測信號干擾

發(fā)布時(shí)間:2023-02-17 責任編輯:lina

【導讀】或統計中的第四中心矩,通常用于估計信號(或數據)的統計分布的形狀。它被廣泛用于檢測非正態(tài)性 在數字通信系統、無(wú)源微波輻射測量、時(shí)間序列分析、圖像處理和射電天文學(xué)中使用的通信接收器接收的信號中,僅舉幾例。它還可用于檢測某些調制方案中的能量和功率,以及測量通信系統的系統間干擾。在大多數情況下,峰度主要用于檢測是否存在強烈的人為射頻干擾,這些干擾會(huì )污染分布并使其不正常。


或統計中的第四中心矩,通常用于估計信號(或數據)的統計分布的形狀。它被廣泛用于檢測非正態(tài)性 在數字通信系統、無(wú)源微波輻射測量、時(shí)間序列分析、圖像處理和射電天文學(xué)中使用的通信接收器接收的信號中,僅舉幾例。它還可用于檢測某些調制方案中的能量和功率,以及測量通信系統的系統間干擾。在大多數情況下,峰度主要用于檢測是否存在強烈的人為射頻干擾,這些干擾會(huì )污染分布并使其不正常。峰態(tài)計算如公式 1 所示。


簡(jiǎn)化峰度計算檢測信號干擾


在哪里:

K 是峰度值
X 是輸入數據
是計算中考慮的 N 個(gè)樣本的平均值
代表平均值

在正態(tài)(高斯)分布的情況下,峰度為 3。由于我們正在計算有限數量樣本的峰度,因此估計值會(huì )有一些由估計誤差定義的不確定性,因此對于正態(tài)分布,該值將是 3 ± d(估計誤差)。因此,對于被視為正態(tài)分布的給定輸入數據集,Kurtosis 的值必須位于這些限制范圍內。

在 FPGA 或其他 DSP 平臺上計算峰度是計算密集型的,主要是因為它需要除法運算。本設計思想完全避免了除法,使用兩個(gè)乘法器和其他模塊來(lái)判斷輸入數據是否通過(guò)峰態(tài)測試。這種方法利用了這樣一個(gè)事實(shí),即為了檢查分布的正態(tài)性,只需要確定峰度值是否在定義的范圍內。


簡(jiǎn)化峰度計算檢測信號干擾


計算峰態(tài)的傳統方法涉及除法,如公式 2 所示。


簡(jiǎn)化峰度計算檢測信號干擾


重寫(xiě)公式 2 以避免除法需要兩個(gè)乘法器,

如公式 3 所示。兩種情況都需要比較器。

消除除法運算可顯著(zhù)節省 FPGA 資源。在 8 位輸入的情況下,必須對大于 16 位的被除數和除數進(jìn)行除法。這是因為計算需要多次平方和累加運算,每都會(huì )導致位增長(cháng)。除法的消除也使得單周期吞吐量的實(shí)現相對簡(jiǎn)單。這些特性使該技術(shù)易于集成到實(shí)時(shí)信號處理系統中,特別是對于面積和時(shí)序受限的設計。公式 3 描述的設計框圖如圖1所示。


簡(jiǎn)化峰度計算檢測信號干擾
圖 1  設計框圖


如果窗口大小發(fā)生變化,可以通過(guò)更改 K 和 d 的預期值來(lái)擴展此想法以發(fā)現正態(tài)分布以外的分布異常。

通過(guò)提供 8 位純高斯信號、具有脈沖干擾的高斯信號和正弦信號的數字樣本,該設計在 Xilinx FPGA 上進(jìn)行了測試。該設計是使用 Xilinx System Generator 創(chuàng )建的,使用 Virtex-5 FPGA 上大約 2% 的硬件資源來(lái)處理窗口大小為 1024 個(gè)樣本的 8 位數據。該設計已經(jīng)過(guò)高達 250 MHz 時(shí)鐘頻率的測試。使用除法器的設計將需要大約 8-10% 的 FPGA,并且會(huì )增加峰度計算的延遲。

 乘法器塊用作固定點(diǎn),每個(gè)輸入一個(gè)是常數(估計誤差)。在乘法器塊中添加的延遲由z -3 參數表示,表示三個(gè)時(shí)鐘周期,添加該延遲是為了滿(mǎn)足時(shí)序要求。乘數之后是一組比較器,用于檢查峰度是否在規定的限制范圍內。比較輸出進(jìn)行“與”運算以獲得終輸出。輸出值“1”表示輸入分布是高斯分布,“0”表示其他情況。

盡管該設計在基于 FPGA 的實(shí)時(shí)系統中作為檢測器進(jìn)行了測試,用于去除因干擾而損壞的樣本,但它對于實(shí)施基于軟件的峰度測試也很有效。

峰態(tài)計算在數字信號處理和數字通信領(lǐng)域的應用有:

去除無(wú)源微波輻射計高靈敏度通信接收機接收數據中的射頻干擾。用于衛星有效載荷以消除脈沖干擾和調制 來(lái)自接收信號的干擾。

減輕射頻干擾以提高射電望遠鏡接收器的靈敏度。它有助于消除由于電力線(xiàn)火花、汽車(chē)、通信發(fā)射機等引起的時(shí)域和頻域脈沖干擾。

檢測和去除由于時(shí)域和譜域信號中的脈沖干擾引起的非正態(tài)性。

查找數字通信接收器中接收信號的統計分布。這有助于在存在干擾的情況下測試接收器性能。

基于開(kāi)關(guān)鍵控的調制中的能量和功率檢測,對某些超寬帶系統很有用。

系統間干擾的測量。


免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:

具有集成反激式控制器的智能柵極驅動(dòng)光耦合器

面向 TSMC InFO 技術(shù)的高級自動(dòng)布線(xiàn)功能

RS瑞森半導體LLC恒流方案的應用市場(chǎng)

通過(guò)消除噪音改進(jìn) RFID

800V架構,能治好電動(dòng)汽車(chē)用戶(hù)的“里程焦慮”嗎?


特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉

久久无码人妻精品一区二区三区_精品少妇人妻av无码中文字幕_98精品国产高清在线看入口_92精品国产自产在线观看481页
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<s id="eoqoe"><xmp id="eoqoe">
<button id="eoqoe"><strong id="eoqoe"></strong></button>
<wbr id="eoqoe"></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><strong id="eoqoe"></strong></wbr>
<wbr id="eoqoe"><label id="eoqoe"></label></wbr>
<button id="eoqoe"></button>
<wbr id="eoqoe"></wbr>