【導讀】因鎖相環(huán)可以實(shí)現輸出信號頻率對輸入信號頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當輸出信號的頻率與輸入信號的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱(chēng)的由來(lái)。
因鎖相環(huán)可以實(shí)現輸出信號頻率對輸入信號頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當輸出信號的頻率與輸入信號的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱(chēng)的由來(lái)。
什么是PLL頻率合成器？
利用頻率合成器，設計人員可以產(chǎn)生單一參考頻率的各種不同倍數的輸出頻率。其主要應用是為RF信號的上變頻和下變頻產(chǎn)生本振（LO）信號。
頻率合成器在鎖相環(huán)（PLL）中工作，其中鑒頻鑒相器（PFD）將反饋頻率與基準頻率的某一分頻形式相比較（圖1）。PFD的輸出電流脈沖經(jīng)過(guò)濾波和積分，產(chǎn)生一個(gè)電壓。此電壓驅動(dòng)一個(gè)外部電壓控制振蕩器（VCO）提高或降低輸出頻率，從而驅動(dòng)PFD的平均輸出接近零。
圖1 鎖相環(huán)(PLL)框圖
頻率經(jīng)過(guò)計數器縮放。示例中使用了一個(gè)ADF4xxx頻率合成器以及一個(gè)外部濾波器和VCO。輸入基準（R）計數器將基準輸入頻率（本例中為13MHz）降至PFD頻率（FPFD=FREF/R），反饋（N）計數器降低輸出頻率，在PFD處與經(jīng)過(guò)縮放的基準頻率相比較。達到均衡時(shí)，這兩個(gè)頻率相等，輸出頻率N×FPFD。反饋計數器為雙模預分頻器類(lèi)型,具有A計數器和B計數器(N=BP+A,其中P為預分頻值)。
圖2顯示了頻率合成器在超外差式接收機中的典型應用?；竞褪謾CLO是最常見(jiàn)的應用,此外在低頻時(shí)鐘發(fā)生器(ADF4001)、無(wú)線(xiàn)LAN(5.8GHz)、雷達系統和防撞系統(ADF4106)中,頻率合成器也有用武之地。
圖2 用來(lái)將GSM RF混頻降至基帶的雙路PLL
選擇PLL頻率合成器時(shí)有哪些關(guān)鍵性能參數需要考慮?
相位噪聲
對于給定功率水平的載波頻率,頻率合成器的相位噪聲為載波功率與規定頻率偏移(對于頻率合成器通常為1KHz)處1-Hz帶寬上的功率之比。帶內(或近載波)相位噪聲主要取決于頻率合成器,單位為dBc/Hz;VCO噪聲貢獻在閉環(huán)中被高通濾波濾除。
參考雜散
是內部計數器和以PFD頻率工作的電荷泵所產(chǎn)生的在離散偏移頻率上出現的頻率成為。電荷泵產(chǎn)生的不匹配高低電流、電荷泵泄露以及電源去耦不充分均會(huì )增加這種雜散。雜散音會(huì )混合在所需信號之上,降低接收機的靈敏度。
鎖定時(shí)間
PLL的鎖定時(shí)間是指它從一個(gè)指定頻率跳躍到給定頻率公差內的另一個(gè)指定頻率所需的時(shí)間。跳躍大小一般由PLL在所分配的頻帶內工作時(shí)必須完成的最大跳躍決定。GSM-900的步進(jìn)大小為45MHz,GSM-1800的步進(jìn)大小為95MHz。要求的頻率公差分別為90Hz和180Hz。PLL必須在不到1.5個(gè)時(shí)隙內完成所需的頻率步進(jìn),每個(gè)時(shí)隙為577μs。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
通過(guò)轉移到SiC技術(shù)來(lái)獲得暖通空調更佳的SEER等級
