【導讀】高速電鏈路的性能受到板卡、封裝和連接器中的導體損耗、介電色散和反射的限制。這些非理想特性帶來(lái)了明顯的碼間干擾。我們在當前的系統中要么通過(guò)復雜的均衡、信號調制與編碼技術(shù)進(jìn)行處理，要么通過(guò)成本不菲的阻抗控制與制造工藝來(lái)減輕ISI效應。我們提出的方法并不是盡量削減ISI，而是使用板卡與封裝中簡(jiǎn)單的無(wú)源結構將信道響應塑形為一組ISI受控的信道特性。我們在發(fā)射器與接收器上利用了此種受控的ISI，簡(jiǎn)化了系統架構并獲得了較高的數據速率。在常見(jiàn)連接技術(shù)中應用ISI受控的連接器的設計方法是相當簡(jiǎn)單的。我們也通過(guò)雙二進(jìn)制與模擬多頻音（AMT）等信令方式給出了模擬示例，以證明這種設計方法的有效性與技術(shù)優(yōu)勢。
1 引言
為了支持當前計算與通訊系統的高帶寬要求，無(wú)源互連器件必須具有高速數據傳輸能力。目前，芯片-芯片與背板鏈路帶寬受到無(wú)源器件（封裝、板卡、連接器等）帶寬的限制，而不受發(fā)射器和接收器中有源線(xiàn)路工作速度的限制。由于連接器及其周邊器件內在損耗與彌散機理，互連系統在帶寬上受到限制。這些非理想狀態(tài)在低成本封裝、印制電路板（PCB）和連接器技術(shù)中尤為明顯。圖1（a）是常見(jiàn)連接系統中各種信道長(cháng)度所對應的插入損耗。當工作頻率超過(guò)5GHz時(shí)，在例如常見(jiàn)背板中的那些較長(cháng)的信道中所能接收到的信號能量是非常小的。對于中等長(cháng)度與較短的信道而言，同樣難以檢測到頻率超過(guò)10GHz的信號能量。除衰減外，由于通孔、連接器、焊球和短截線(xiàn)等所造成的不連續也嚴重地限制了信道帶寬。這種帶寬限制結構中的一些并不是信號通路的一部分，它們的存在僅僅是因為有產(chǎn)品制造或機械結構方面的要求。例如，常見(jiàn)背板中的穿孔短截線(xiàn)和絲焊的塑料焊球陣列封裝中的電鍍短截線(xiàn)，它們就沒(méi)有任何電氣方面的用途。由于這些穿孔和電鍍短截線(xiàn)帶來(lái)諧振，因而明顯地降低了信道的工作帶寬，如圖1（b）所示。結果，帶有長(cháng)短截線(xiàn)的印制線(xiàn)的頻帶寬度大幅減小。
現在，我們可以設計阻抗受控的互連系統，使得通過(guò)互連器件的信號數據速率提高。此外，借助于精確的補償技術(shù)也可以大大減小連接器、焊球和短截線(xiàn)等所造成的不連續性。不過(guò)，隨著(zhù)數據傳輸速率的提高，這種補償技術(shù)的效應卻在不斷減弱；這是因為該技術(shù)在本質(zhì)上只適用于窄帶寬的情形，并且難以抑制隨著(zhù)數據速率提高而產(chǎn)生的總體信道衰減。先進(jìn)封裝、連接器、穿孔技術(shù)和更好的材料固然可以進(jìn)一步改善信道的傳輸特性，但信道的成本將會(huì )隨之大幅增加。降低ISI效應的另一種途徑是使用信道均衡方法。遺憾的是，對于短截線(xiàn)長(cháng)度較長(cháng)的低成本互連技術(shù)而言，其帶零值的頻率特性可能會(huì )在使用簡(jiǎn)單的均衡方法時(shí)遇到一些問(wèn)題。這就需要采用復雜的芯片上數字信號處理線(xiàn)路來(lái)解決。一種備選方案是使用多級信令的方式并將數據壓縮進(jìn)窄小的帶寬中。然而，多級信令不僅降低了其信噪比（SNR），還增加了定時(shí)恢復線(xiàn)路的復雜程度，使得系統能耗也相應增大。一種與上述均力圖消除ISI的技術(shù)不同的備選方案為，控制ISI并將其塑形為某種已知模式，從而可以用來(lái)在接收器處高效地檢出信號。在這種備選方案中，設計連接系統的目標是使用印制線(xiàn)和過(guò)孔短截線(xiàn)對信道響應進(jìn)行塑形（與阻抗匹配相反）；這樣做系統就能獲得所需要的特性，能夠傳輸更高的數據速率，并且使發(fā)射器和接收器的結構都更加簡(jiǎn)單。
2 尖端鏈路的設計
在高速鏈路設計中，通常使用均衡與信號處理技術(shù)來(lái)減輕ISI影響。均衡可以補償信道與頻率有關(guān)的損耗、板卡與封裝中長(cháng)的印制線(xiàn)的彌散以及因元件過(guò)載而造成的彌散。圖2以框圖形式顯示了一條尖端鏈路。線(xiàn)性反饋均衡器與判定反饋均衡器通常都存在于目前的系統中。線(xiàn)性均衡器是一個(gè)使用參數可調的線(xiàn)性濾波器來(lái)補償信道失真的正向輸送均衡器（FFE）。它可以作為發(fā)射器預加重與/或接收器均衡來(lái)使用，如圖3所示。盡管接收器均衡有許多優(yōu)點(diǎn)，但是，每秒千兆位級并行總線(xiàn)最簡(jiǎn)單且最具成本效益的方法還是傳輸預加重型。傳輸預加重通過(guò)預加重輸入信號的高頻部分從而補償該信道的低通量特性，見(jiàn)圖3中的傳輸均衡器的傳輸函數圖。不過(guò)，發(fā)射器用信號振幅組的一部分來(lái)產(chǎn)生緊跟主符號后的預成形符號，從而降低SNR。有發(fā)射與接收線(xiàn)性均衡的系統，其性能可以簡(jiǎn)單地通過(guò)時(shí)域或頻域的線(xiàn)性分析來(lái)確定。我們可以通過(guò)將濾波器作為并行發(fā)射器集成到各驅動(dòng)模塊上的模擬技術(shù)來(lái)實(shí)現預加重濾波器的構造。
判定反饋均衡器（DFE）是一種使用先前判定來(lái)消除由先前檢出的符號對當前要檢出符號所造成的ISI的非線(xiàn)性均衡器。使用DFE的高速互連器件的單比特響應（SBR）情況如圖4所示。DFE無(wú)法消除前置ISI的影響，因為它們存在因果關(guān)系。因此，DFE通常需要與FFE成對使用。DFE是消除后置ISI最有效的方法，因為它與發(fā)射FFE相反，并不會(huì )減小發(fā)射峰的電壓配額，并且與接收FFE不同的是，它并不會(huì )放大信道噪聲。不過(guò)，如果使用了DFE，那么在設計最初（幾個(gè)）后驅DFE分接頭時(shí)線(xiàn)路設計的主要挑戰將是在一個(gè)（或少數幾個(gè)）單位時(shí)間間隔內關(guān)閉反饋回路的計時(shí)，如圖5（a）所示。這個(gè)問(wèn)題對于第一個(gè)FDE分接頭而言尤其明顯，因為所接收的信號必須要檢測，再乘以相應的權重系數，并從輸入信號中減去，所有這些僅在一個(gè)單位時(shí)間內完成。在20Gbps下的2-PAM鏈路中，單位時(shí)間間隔可能僅有50ps那么短。因此在高速鏈路中最開(kāi)始的DFE分接頭通常未被移除，或者通過(guò)先行計算來(lái)展開(kāi)反饋回路并增加回路中的時(shí)延。
在分接頭數量為一個(gè)且回路展開(kāi)的DFE中，每個(gè)周期要進(jìn)行兩次判定。一個(gè)比較電路按照假定前一個(gè)接收到的信號為1的情形對當前接收到的信號進(jìn)行判定；另一個(gè)比較電路按照假定前一個(gè)接收到的碼元為0的情形對當前接收到的信號進(jìn)行判定。一旦知道前一個(gè)碼元，我們就能選擇正確的比較電路輸出。圖5（b）中所示的是一個(gè)分接頭數量為一個(gè)且回路展開(kāi)的DFE?；芈氛归_(kāi)的DFE在兩個(gè)調節過(guò)的眼位上做出兩次判定，這一過(guò)程是通過(guò)使用以最開(kāi)始的后驅分接頭ISI大小作為補償的采樣器來(lái)進(jìn)行的。圖6（a）和（b）分別顯示了上眼圖和下眼圖。這兩個(gè)眼位分開(kāi)的程度與最開(kāi)始的后驅分接頭ISI成比例?；芈氛归_(kāi)DFE中的定時(shí)限制要在一個(gè)單位的時(shí)間間隔中容納一個(gè)正反器和一個(gè)復用器；這在20Gbps的情況下仍然是一項挑戰。分接頭數量超過(guò)1時(shí)，展開(kāi)回路所需要的取樣器的數量會(huì )以2分接頭數量的方式增加。因此，在通常情況下盡量避免展開(kāi)分接頭數量超過(guò)1的回路。
3 ISI受控鏈路設計
3.1 局部響應信令
我們假設通訊信道中的ISI現象非常嚴重，以至于在信號通過(guò)信道時(shí)，前一個(gè)碼元被疊加在當前的碼元上。也就是說(shuō)，在n時(shí)刻所接收到的信息Yn由公式（1）來(lái)確定：
圖3 沿發(fā)射與接收線(xiàn)性均衡器的信道傳輸函數
圖4 分接頭數量為三個(gè)的DFE應用在第二、第三和第四后驅體是的單比特響應
（a）標準DFE （b）回路展開(kāi)的DFE
圖5 DFE的反饋回路中的時(shí)延
在這里，Xn為時(shí)刻n 時(shí)所發(fā)射的符號。那么對于2-PAM系統而言，如果Xn與Xn-1相等，那么所接收到的信號要么為0要么就為2，否則就為1。因此，如果我們知道Xn-1是什么，我們就能用常規DFE或回路展開(kāi)的DFE來(lái)找出Xn是什么。
或者，我們也可以在發(fā)射器發(fā)射信號之前在該處進(jìn)行以下的簡(jiǎn)單預編碼：
圖6 由上部和下部取樣器所看到的所接收到的經(jīng)過(guò)調解的眼位
（a）上部眼位（b）下部眼位
⊕式中，⊕代表XOR運算，并且傳遞的是Yn而非Xn。這樣，我們就能輕而易舉地證明接收器處的水平2和0對應于Xn = 0，且不論Xn-1的值為何、水平1均對應于Xn = 1。因此，在發(fā)射器上進(jìn)行的編碼就獻出了在接收器處使用DFE的需要；而且該過(guò)程無(wú)需增加發(fā)射器電壓凈空要求，這是因為發(fā)射序列仍然由1和0所組成。這種信令方式稱(chēng)為雙二進(jìn)制信令，首先是由Lender提出的。如果信道特性并非如上所述的那樣，我們可以在發(fā)射器處使用一個(gè)線(xiàn)性FFE來(lái)對信道進(jìn)行預編碼，從而使得信道符合雙二進(jìn)制ISI模式。因此在實(shí)際系統中，我們通常在信道特性近似于雙二進(jìn)制信道時(shí)才使用雙二進(jìn)制信令。雙二進(jìn)制信令已經(jīng)有在一塊較長(cháng)的FR4背板上通過(guò)了10Gbps及更高速率驗證。特定于其他信道類(lèi)型的其他部分響應信令類(lèi)型也同樣存在。表1列出了雙二進(jìn)制、雙碼、改型雙二進(jìn)制和2類(lèi)等常見(jiàn)的少數幾種局部響應系統的特性。
圖7（a）和（b）分別顯示了雙二進(jìn)制、雙碼、改型雙二進(jìn)制和2類(lèi)的頻率響應及脈沖響應。雙二進(jìn)制信道是一個(gè)零頻為Ω=π/T的低通量濾波器，雙碼信道是一個(gè)零頻為Ω=0的高通量濾波器。改型雙二進(jìn)制信道是一個(gè)零頻同時(shí)為Ω=0和Ω=π/T的通頻帶。2類(lèi)信道也是一個(gè)零頻為Ω=π/T的低通量系統，只是其頻響衰減波形與雙二進(jìn)制信道不同。雙二進(jìn)制的眼圖與2類(lèi)系統的眼圖分別見(jiàn)圖8（a）和（b），雙二進(jìn)制和2類(lèi)系統分別有3個(gè)和5個(gè)等級。
3.2 多頻音信令
前面介紹的局部響應方法利用了在信道頻率響應第一個(gè)陷波之前的信道帶寬的一部分。但在第一個(gè)陷波之后，信道頻率響應有可能恢復為非零值，比如頻率響應為1+e#(-jπfT)的雙二進(jìn)制信道就是如此。事實(shí)上，頻率響應中的陷波間隔距離相等，均為（2k+1）/2T；可以用于信號傳輸的額外信道帶寬存在于每?jì)蓚€(gè)陷波之間，這是因為雙二進(jìn)制傳輸并沒(méi)有使用該位置。在這種情況下，我們可以傳輸由以直流為中心的雙二進(jìn)制流和一組以非零載波頻率為中心的通頻帶流所組成的多頻音序列。
圖7 頻域特性和少數幾種部分響應系統脈沖響應：
雙二進(jìn)制（類(lèi)型1）、雙碼、修正型雙二進(jìn)制和類(lèi)型2（a）頻域響應（b）時(shí)域響應
最近，業(yè)界提出了一種適用于高速鏈路的多頻音新架構，稱(chēng)為模擬多頻音（AMT）。圖9（a）中所示的是一種簡(jiǎn)化的三通道型AMT系統。我們將輸入碼元流與三條子流并列放置，各子流的速度為總比特率的三分之一。接下來(lái)各子流均被調節至其各自的載波頻率上，合并后的信號通過(guò)線(xiàn)路發(fā)送出去。圖9（b）為各子信道在接收器輸入端處的獨特頻率響應的示意圖。AMT系統中所有的載波頻率均為子流碼元速率的整數倍。當ISI不存在時(shí)，子流在接收器中用混合器和整合器彼此分隔開(kāi)來(lái)。在出現ISI的實(shí)際系統中，正向輸送均衡器別放置在各子流的發(fā)射器處，以維持接收器處各子流之間的正交狀態(tài)。發(fā)射器處的混合器也與發(fā)射均衡器整合在一起，并且在數字域中發(fā)揮作用。與常見(jiàn)的非歸零（NRZ）系統相似，AMT系統中的每條子流可以在接收器處配備一個(gè)DFE，DFE甚至可以存在于各子流之間，以消除后置的信道間干擾（ICI）。不過(guò)，AMT中的DFE以子流速率運行，其速率只是系統總比特率的幾分之一。因此，時(shí)序約束就減輕了很多。在雙二進(jìn)制信道1+e#(-jπfT)上，如果子流速率被設定等于T，那么，信道會(huì )在發(fā)射器輸出端處延遲整合信號（并因此延遲了組成它的各子流）達一個(gè)完整的子流周期，并將其疊加至自身。不過(guò)，由于各載流頻率為1/T的整數倍，該運算并不影響子流之間保持正交狀態(tài)。因此，各子流在接收器處被混合與整合后，各子流將作為雙二進(jìn)制序列被分開(kāi)。因此，我們可以在發(fā)射器處的各子流上進(jìn)行雙二進(jìn)制編碼，以簡(jiǎn)化各子流的信號檢測。
圖8 數據速率20Gbps的（a）雙二進(jìn)制和（b）類(lèi)型2的部分響應信號眼圖（a）雙二進(jìn)制（b）類(lèi)型2
圖9 三通道AMT系統與子信道頻率響應
（a）三通道AMT系統；（b）子信道頻率響應
雖然我們本章的論據基礎是雙二進(jìn)制信道，但這些論據卻可延展至前一章中所介紹的局部響應信令方法的所有變化。
4 受控ISI信道工程設計
高速鏈路信道通常為在的均衡技術(shù)的幫助下盡力消除ISI的系統。這樣的而系統不僅結構相當復雜，還非常耗能。除此之外，這樣的鏈路信道通常通量較低，并伴有急劇的高頻率規律性衰減。雖然它們與第三部分中的低通量部分響應信道類(lèi)似，但并非完全一樣。即使ISI消除型信道陷波類(lèi)似于雙二進(jìn)制系統陷波，其陷波頻率也可能并不符合目標信號速率。因此，為了創(chuàng )造等效的部分響應信道，在發(fā)射器處設置一定量的均衡是有必要的，而這樣做也意味著(zhù)能量消耗的提高并降低SNR。在本文中，我們通過(guò)在PCB印制線(xiàn)和封裝上添加無(wú)源波導結構的方法，從而提出一種在常規鏈路基礎上創(chuàng )建部分響應信道的備選方案。
圖10（a）表示一個(gè)帶有單短截線(xiàn)的互連系統，短截線(xiàn)用來(lái)調節其傳輸特性。我們可以通過(guò)改變短截線(xiàn)的長(cháng)度和阻抗來(lái)改變系統響應波形。短截線(xiàn)的長(cháng)度決定零頻，其阻抗影響衰減，如圖10（b）和（c）所示。短截線(xiàn)長(cháng)度與初次零頻關(guān)系如下所示：
式中，c0為光速，∈r為電容率或材料的介電常數，L 為短截線(xiàn)的長(cháng)度。對于低損耗的材料而言，信道級響應對短截線(xiàn)的位置較為敏感。
(a) 添加一條短截線(xiàn) ；(b)H(f）作為短截線(xiàn)長(cháng)度的函數；(c)H(f）作為短截線(xiàn)阻抗的函數
圖10 用一條短截線(xiàn)給信道傳輸函數塑形
添加多條短截線(xiàn)，我們就能非常近似地獲得所需的光譜形狀。我們可以通過(guò)短截線(xiàn)長(cháng)度和阻抗這兩個(gè)可調參數在多個(gè)位點(diǎn)處修改信道的特性參數。因此，在各個(gè)短截線(xiàn)位置，信道的特征阻抗可以改變。圖11（a）表示配有兩條短截線(xiàn)的互連系統。其中一條短截線(xiàn)可以代表一種不連續狀態(tài)，作為信道的一個(gè)部分且無(wú)法移除。我們可以有意添加另一條短截線(xiàn)來(lái)改變信道的響應。在短截線(xiàn)之前及之后的印制線(xiàn)的長(cháng)度分別為L(cháng)1=50mm和L3=25mm。兩條短截線(xiàn)的長(cháng)度均為L(cháng)4=L5=14.5mm。通過(guò)調整短截線(xiàn)之間的距離，我們可以明顯改變互連系統的傳輸函數，如圖11（b）所示。圖中的曲線(xiàn)1是添加第二條短截線(xiàn)之前的信道響應。當短截線(xiàn)之間的距離為10mm時(shí)，我們得到了曲線(xiàn)2所示的平坦的信道響應。不過(guò)，當距離設置為5.0mm和2.5mm時(shí)，信道響應在更高的頻率處出現峰值，參見(jiàn)曲線(xiàn)3和4。因此，我們可以通過(guò)短截線(xiàn)及短截線(xiàn)反射的相互作用來(lái)大幅改變互連系統的總體信道特性。來(lái)自短截線(xiàn)的局部反射所造成影響可以通過(guò)小反射理論來(lái)粗略估算。不過(guò)，可以調整的實(shí)際上也只有少數幾個(gè)設計參數。因此，通過(guò)模擬調節少數幾個(gè)關(guān)鍵參數更容易找到最佳方案。
5 案例分析：一條6英寸FR4芯片-芯片互連器件
圖12（a）中是我們將在本文中研究的芯片-芯片互連系統示意圖。該互連器件由一條6英寸FR4 PCB印制線(xiàn)、兩個(gè)低成本塑料封裝（內部各有20mm長(cháng)的基板印制線(xiàn)）、PCB和封裝過(guò)孔和寄生元器件（Ci和Ri，即電容和電阻），以及短截線(xiàn)組成。隨著(zhù)信號通過(guò)信道傳播，所有這些元器件都會(huì )使信號發(fā)生衰減與彌散。為了對數千兆赫茲級頻率的信道進(jìn)行分析，我們?yōu)樾诺乐袩o(wú)源和有源器件建立了精確的模型。圖12（b）是一個(gè)點(diǎn)-點(diǎn)差分互連系統的電路示意圖，其中有傳輸線(xiàn)路、終端和一個(gè)主驅動(dòng)的簡(jiǎn)單模型。我們將研究不同傳輸方法在該通訊信道上的性能，以驗證所用方法的有效性。
圖11 用多條短截線(xiàn)對信道傳輸函數進(jìn)行塑形
（a）使用多條短截線(xiàn)對信道特性進(jìn)行塑形；（b）H(f）作為短截線(xiàn)間距的函數
5.1 常見(jiàn)發(fā)射與接收均衡
第一種減輕ISI效應的方法是使用均衡技術(shù)。圖13（a）中所示的是目標數據速率為20Gb/s的系統在進(jìn)行均衡前以及進(jìn)行功率受約束的發(fā)射均衡后的傳輸函數。低成本封裝上的電鍍短截線(xiàn)在大約14GHz處給信道傳輸函數帶來(lái)了一個(gè)短截。因為這個(gè)原因，發(fā)射均衡器不得不大幅衰減傳輸數據的低頻部分，并使得總體的均衡后傳輸函數變得扁平。這導致SNR在接收端產(chǎn)生嚴重損失。圖13（b）中所示的是系統原始SBR和均衡后的SBR。圖14（a）和（b）中所顯示的分別是使用標準DFE均衡后的眼圖，以及使用分接頭數量為一個(gè)且回路展開(kāi)的DFE均衡后的眼圖。盡管使用標準DFE所接收到的眼圖顯示出了一定程度的張開(kāi)，使用回路展開(kāi)的DFE則很明顯地改善了系統的電壓余量和時(shí)間余量。
5.2 雙二進(jìn)制信令的信道工程設計
第二種方法是通過(guò)在板卡和封裝上設計印制線(xiàn)短截線(xiàn)來(lái)改變信道的特性，并以此來(lái)匹配雙二進(jìn)制系統的特性；如圖15所示。設計這些短截線(xiàn)的目的是在系統最大工作頻率下設置零值。我們可以調整印制線(xiàn)的長(cháng)度與阻抗來(lái)控制響應的頻率特性形狀。短截線(xiàn)印制線(xiàn)長(cháng)度為3.75mm。
圖12 芯片到芯片互連系統和信道模型
（a）互連系統（b）信道模型
圖13 發(fā)射與接收均衡（a）頻率響應（b）單比特響應
圖14 有發(fā)射與接收均衡的眼圖（a）使用標準DFE（b）使用分接頭數量為一個(gè)的回路展開(kāi)的DFE
圖16（a）中所示的是理想雙二進(jìn)制、原型和修正后系統的傳輸函數。修正后的傳輸函數非常匹配雙二進(jìn)制系統的傳輸函數，并且在10GHz的奈奎斯特頻率上有零值。盡管原型系統的傳輸函數顯示在10GHz可以傳輸更多的能量，但ISI非常嚴重以至于無(wú)法可靠地傳輸速率為20Gbps的數據。改進(jìn)后的系統引入了總量受控的ISI，因此系統在不需要任何發(fā)射或接收均衡器的情況下就表現出電壓余量和時(shí)間余量上的極大改善，如圖16（b）所示。
圖15 設計改變連接系統整體特性的封裝和PCB印制線(xiàn)的實(shí)例
因為在高頻下，頻譜內容減少，局部響應信令如雙二進(jìn)制信令還具有更好的抗串擾、抗反射特性以及較低的電磁干擾（EMI）。局部響應信令可以降低所需的最大頻率，因為它允許總量受控的ISI存在。
圖17（a）中所示的是芯片到芯片系統從輸入到輸出的信號通道眼圖。傳輸媒介將二進(jìn)制NRZ碼元轉化為雙二進(jìn)制或2類(lèi)多級相關(guān)碼元。圖17（b）中是改變后的二進(jìn)制數據模式和接收到的波形。我們通過(guò)信道時(shí)延來(lái)改變輸入波形，以此來(lái)排列并顯示信道對于輸入的影響。輸出碼元為發(fā)射器所發(fā)出的當前碼元與前面的碼元之和。
圖17 修正型芯片到芯片互連系統將二進(jìn)制轉化為三重信號。
5.3 AMT信令的信道工程設計
圖18表示原有信道頻率響應（分貝）和損耗角正切。對頻率響應仔細檢查后顯示，信道響應在第一次陷波頻率（由電鍍短截線(xiàn)所致）后開(kāi)始反彈，達到損耗角正切，與圖10（b）中的情況類(lèi)似。不過(guò)，其響應由于信道中斷的存在而受抑制。如果沒(méi)有這些其他的不連續，信道響應會(huì )在第一次陷波后反彈至損耗角正切，在20GHz以下時(shí)，其衰減小于20dB。因此，第一次陷波后，部分可用信道傳輸容量就被浪費了。本節所研究的第三種方法即是延長(cháng)封裝上電鍍短截線(xiàn)的長(cháng)度，將主陷波頻率移至低頻，如圖18所示。雖然這種修正降低了第一次陷波前信道的帶寬，但這能讓信道響應在受到其他不連續抑制值前回彈至損耗角正切。
圖18 原有的和改進(jìn)后的頻率響應
至此，信道在可用頻率上的頻率響應主要取決于一條單短截線(xiàn)，而短截線(xiàn)又具有周期性頻率響應，便在15GHz時(shí)產(chǎn)生又一個(gè)陷波。結果與圖9（b）類(lèi)似，5GHz到15GHz之間的全通頻帶信道都打開(kāi)了，可以用AMT發(fā)射器來(lái)完成通頻帶信號傳輸。AMT系統會(huì )要求采用三信道（一條10Gb/s雙二進(jìn)制基帶信道和兩條正交10Gb/s雙二進(jìn)制通頻帶信道），以達到總計30Gb/s的數據速率。圖19（a）-（c）表示優(yōu)化后的AMT系統在該信道上的三條子流的眼圖。
由于改進(jìn)后的信道并不會(huì )像理想型雙二進(jìn)制信道那樣完全恢復至0dB，AMT系統需要具備一定數量的信號傳輸均衡器，或者是在接收器前端加裝一個(gè)線(xiàn)性均衡器（10GHz時(shí)，其增益為10dB）。AMT系統的接收器同樣需要在各子流上配置一個(gè)分接頭數量為一的DFE；該DFE回路時(shí)間為200 ps，以消除各個(gè)子流的第二次后驅ISI。雖然這種方法增加了系統的復雜性，但其數據速率比前一種方法高出50%。圖20中所示的是均衡后降頻轉換前三條子流在接收器輸入端的信號響應。
6 結論
本文論述了一種高速芯片-芯片通信互連器件受控ISI設計方法。我們利用常見(jiàn)封裝與板卡技術(shù)中的非理想特性來(lái)形成互連系統的信道響應。這使得常見(jiàn)互連器件可以在最小的帶寬下傳送較高數據速率的信號，并通過(guò)局部響應和多音頻信令方式抑制計時(shí)不準的發(fā)生。局部響應信令（如雙二進(jìn)制信令）還表現出更好的抗串擾、抗EMI和抗反射特性。
圖19 第一、第二和第三子流眼圖
（a）第一信道（b）第二信道（c）第三信道
圖20 下轉換前，三條AMT子流在接收器輸入端處的均衡響應
通過(guò)上述設計方法，我們可以采用低成本的常見(jiàn)封裝和板卡技術(shù)來(lái)實(shí)現20Gbps以上的下一代數據傳輸。我們還通過(guò)雙二進(jìn)制與模擬多頻音（AMT）的信令方法給出設計示例，以論證這種方法的有效性和優(yōu)勢。
來(lái)源：《國際線(xiàn)纜與連接》
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
電動(dòng)車(chē)快速直流充電：常見(jiàn)的系統拓撲結構和功率器件
